This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5B33216:Re:SYNC 问题

Guru**** 1805680 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1422518/lmk5b33216-re-sync-issue

器件型号:LMK5B33216

工具与软件:

你好、   

我们尝试在此处附加您的项目文件: e2e.ti.com/.../4024.LMK5B-1_2D00_PPS_2C00_-122.88-MHz-XO_2C00_-lock.tcs。 我们的 PPS 仍然与我们的输入不同步。 即使在输入经过验证(0x0032读取为0x03)后超过20分钟后、我们也可以看到相位漂移。 请协助我们进行相关设置

这里还有另外两个我们也尝试了同步的项目文件

1.环路带宽较大的 PPS:  e2e.ti.com/.../8Oct814pm.tcs

2. 10 MHz (带和不带 ZDM): e2e.ti.com/.../8Oct10pm.tcs

我们还可以看到10 MHz 输出相对于输入发生漂移。 并且 PPS 仍无法锁定。 我们的应用正面临严峻的考验、两周来一直在尝试将此 IC 的 DPLL 锁定到输入端。 请帮助我们完成一些详细的调试过程和/或需要验证锁定的项目文件。

CC: 

此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Raja:

    您是否使用 TCXO 作为 XO 输入? 什么是 ppm 误差?

    此致、

    Jennifer

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    CMOS VCXO 具有20ppm 的最大误差。

    上述文件中的验证错误已设置为偏高、以查看 PLL 是否因验证问题而被阻止锁定

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jennifer、您好!

    是否有更新???

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Raja:

    您共享的 TCS 文件已在我的测试台上验证锁定。

    此测试是在 TI EVM 还是定制电路板上进行的?

    您是否正在使用 TICS Pro GUI 并可以读取这些寄存器的状态:

    REFx_VALID_STATUS

    LOFL_DPLL

    LOPL_DPLL

    请进行寄存器回读并共享.tcs/.txt 文件。

    -Riley