[参考译文] LMK04828BEVM：当在 clk104射频附加卡中从 SFP 恢复时钟生成 DAC 参考时钟时、PLL1锁定失败

您好 Vaishnavi、  
我不确定恢复时钟是如何连接到 LMK04828的。
在 AMD/Xilinx 的一个表6中、显示恢复的时钟连接到 CLKIN0。  
在方框图中、它显示了连接到 CLKIN2的恢复时钟。

这个恢复的时钟在电路板上的布线太物理了、具体在哪里？  

恢复时钟的规格是什么？  

您提到、当您使用振荡器作为 PLL1的基准时、它能够锁定。 从方框图中可以看到、是否将振荡器连接到了 CLKIN1？  

此致、  

Vicente  

您好、Vicente：

我也不确定恢复时钟是否映射到 clkin0或 clkin2、因为它在不同文档中存在冲突、并且使用 SFP 恢复时钟参考的设计不多。

我们恢复的 clk 为62.5 MHz、并由以太网 pma IP 的 rxoutclk 生成。

 按照原理图、我们将恢复的 clk 映射到 M20、L21、即 clk104_sfp_rec_clk_p 和 clk104_sfp_rec_clk_n。  

是的、10MHz 振荡器被连接到 clkin1并且它 PLL1被锁定。 此外、如果我们在 FPGA 设计中通过 ZCU208的振荡器提供内部生成的时钟、并将其映射到 clk104_sfp_rec_clk_p PLL1、则仍然会锁定。 但只有在我们提供恢复时钟时、它才会失败。

请分享您是否有任何涉及 SFP 恢复时钟及其规格的设计或 TICSPRO 配置

此致、

Vaishnavi

您好 Vaishnavi、  
我需要知道它在布局上是如何配置的。  

如果您使用恢复时钟为 LMK04828选择两个 CLK 输入中的任何一个、这两个输入中的任何一个是否会导致锁定？  
恢复的时钟是否符合 CLKIN 规格？  

PLL1需要良好的压摆率才能使其锁定。  
我假设该恢复的时钟是方波、对吧？  
摆幅和 Vcm 是多少？  

此致、  

Vicente