This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCDB2000:布局问题

Guru**** 1805680 points
Other Parts Discussed in Thread: CDCDB2000
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1429047/cdcdb2000-layout-problem

器件型号:CDCDB2000

工具与软件:

你(们)好

我想知道在我们进行布局时、IC 和器件之间距离的限制是多少? 我知道越近越好、如果它是7.2mil、是否会太远?

谢谢!

Boyan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Boyan:

    明天我要回答你的问题。

    谢谢!

    Michael

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Boyan:

    这不是一个容易回答的问题。 我不知道您的迹线的宽度或形状是多少、我也不能让您的电路板进行测试。 但是、您可以执行信号完整性仿真、以确定在与 IC 保持该距离处的压摆率和摆幅是多少、并且只要满足数据表中的所有时钟输入特性(参阅第7页-我假设您是从 IC 向 CDCDB2000发送时钟信号)、那么该距离是可以接受的。  

    谢谢!

    Michael