This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1431342/lmk04828-ways-to-achieve-better-phase-noise-below-10-khz-range
工具与软件：
您好！ 在我们的应用中、LMK04828的输入频率为338 MHz、输出时钟为327 MHz。 下图中以红色显示了观测到的相位噪声性能。
E
我们正在寻找提高低于10kHz 范围内相位噪声性能的方法。 您能否推荐备选 PLL 或将 LMK 芯片与其他元件整合在一起的电路设计？
谢谢你
尊敬的 RajK：
您是否正在使用 PLL1？ 您的参考时钟源的 PN 性能如何？ pn 中的 close 主要由 ref clk 决定。
此致、
Vicente
