• State
  • Locked Locked
  • Replies 5 replies
  • Subscribers 0 subscribers
  • Views 60 views
  • Users 0 members are here
Options
Options
Similar topics

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCE6214：LVCMOS 至144MHZ 脚本文件

admin
Guru**** 1953960 points
Other Parts Discussed in Thread: CDCE6214, CDCE6214-Q1EVM
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1437030/cdce6214-lvcmos-to-144mhz-script-file

器件型号：CDCE6214

工具与软件：

尊敬的

  现在我使用 CDCE6214, 需要使用 LVCMOS 的24MHZ 频率跃变到 LVDS 的144MHz ,你能 帮助  配置 CDCE6124是 I2C 模式来配置144MHZ 时钟输出 脚本文件,谢谢

  • 0
    TI__Guru**** 1953960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    此外、帮助将单端24M 重新配置为差分74.25M

  • 0
    TI__Guru**** 1953960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    刘

    要确认、您需要将24MHz LVCMOS 输入连接到 CDCE6214并生成144MHz 时钟和74.25MHz 时钟？  由于74.25MHz 需要单独的频域、因此无法从单个 CDCE6214生成这两个频率。

    我们可以提供明天24MHz 与 LVCMOS 的144MHz 差分配置。

    谢谢！

    Kadeem

  • 0
    TI__Guru**** 1953960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    刘

    要确认、您需要将24MHz LVCMOS 输入连接到 CDCE6214并生成144MHz 时钟和74.25MHz 时钟？  由于74.25MHz 需要单独的频域、因此无法从单个 CDCE6214生成这两个频率。

    我们可以提供明天24MHz 与 LVCMOS 的144MHz 差分配置。

    谢谢！

    Kadeem

  • 0
    TI__Guru**** 1953960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、 Kadeem

      对不起、  我说错了。

    1.我们需要将24MHZ LVCMOS 时钟输入到两个不同的 CDCE6214中、一个是 LVDS 的74.25MHZ 时钟输出、另一个是 LVDS 的144MHZ 时钟输出。
    2.两个 CDCE6214RGER 芯片的供电电压均为1.8V ,请协助 SCH 检查 是否有问题。 原理图如下所示

  • 0
    TI__Guru**** 1953960 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    刘

    我在此处附加了两个配置文件。 如果需要更大的摆幅、请告诉我、我们可以将输出格式从 LP-HCSL 更改为 LVDS。

    e2e.ti.com/.../CDCE6214_5F00_24MHz 5F00_IN_5F00_5F00_OUT.tcs 144MHz

    e2e.ti.com/.../CDCE6214_5F00_24MHz 5F00_IN_5F00_74p 25MHz 5F00_OUT.tcs

    关于原理图审阅、我有两个注意事项：

    1. 为了获得最佳性能、我建议将 VDD_VCO 与其他 VDD 引脚隔离、如 CDCE6214-Q1EVM 中所示：
    2. 我注意到、OUT2_P 上有一个附加的单端74.25MHz 时钟 这是什么意思？ 如果是 LVCMOS、则 OUT2不提供此功能、必须将其移至 OUT4_P 如果是出于测试目的使用单端 LVDS、则必须通过50 Ω 电阻将 OUT2_N 连接到 GND。 请告知我、以便我可以更新配置。

    谢谢！

    Kadeem