This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04828:当与外部 VCXO 配合使用时、LMK04828B 的 PLLatinum SIM 中的 KVCO 和 VCOCap 值

Guru**** 2522770 points
Other Parts Discussed in Thread: LMK04828

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1439767/lmk04828-kvco-and-vcocap-values-in-pllatinum-sim-for-lmk04828b-when-used-with-external-vcxo

器件型号:LMK04828

工具与软件:

您好!

我对 PLLatinum 仿真有疑问。

我们在 PLLatinum 仿真中使用具有外部 VCXO 选项的 LMK04828B、为 PLL1和 PLL2提供了以下值、并且使用与 CPout1和 CPout2连接的滤波器值相同的值、如下所示。

但具体而言、当我为器件加载外部 VCXO 时、PLLatinum Sim 加载 KVCO 和 VCOCap 值、如下所示(电荷泵电流(KPD)、输入和输出频率是我们目前在设计中使用的值、因此是正确的)。

如 上所示加载 PLLatinum Sim 时、默认 KVCO 值为0.0025 MHz PLLatinum/V。

如 上所示加载 PLLatinum Sim 时、默认 VCOCap 值为0pF。

但是、由于我们使用的是外部 VCXO、我在下面提到了它的数据表链接:

CVHD-950

查看外部 VCXO 数据表后、我更改了 VCO 特性值(KVCO 和 VCOCAP) 、如下所示。

我已将25ppm 调谐灵敏度转换为 Hz (来自 VCXO 数据表)、并在 KVCO 字段中使用了该值、我认为 VCOCap 将是输出电容、使用了 VCXO 数据表中的15pF、并将其放置在下面的 VCOCap 字段中。

使用这些值后、我们得到与默认值不同的 loop filer 二阶值、我们在设计中使用这些值。

我现在有以下问题、

1.我们是否只是将 KVCO 和 VCOCap 值保留为在选择了带有外部 VCXO 的 LMK04828后 PLLatinum SIM 首次加载时的值不变?

如何获得 VCOCap 值?

3.我如何通过更改第二个屏幕截图中显示的 KVCO 和 VCOCap 值来查找环路滤波器值? 我该怎么做才能使它正确?

谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您必须自行设置 Kvco 和 VCOCap、因为这确实会影响环路滤波器的行为-在本例中、VCOCap 可能不那么重要、但 Kvco 肯定与环路增益成正比、必须正确配置。

    如果我们有一个具有25ppm/V 调谐灵敏度和3.3V 调节范围的76.8MHz VCXO、这在76.8MHz * 25ppm/V = VCXO/V 范围内有效0.00192MHz、这似乎也是您计算出的值。

    15pF 列在输出规格下、因此表示的是输出能够驱动的最大负载、而不是调优端口呈现的容性负载。 如果制造商无法对调谐端口电压提供准确的估算值、则可以合理地假定最多只有几个 pF、通常位于低端 由于这是与 C1并联的、通常将其保留为0pF 的效果很小、如果您在板上观察到明显的差异、则可以将 C1的值替换为稍小的电容器来进行补偿;但是、对于像这样的低环路带宽 PLL、通常的做法是设计环路滤波器、使 C1足够大、从而使 VCOCap 值通过比较微不足道。

    PLLatinum SIM 1.6.7中的"options"菜单下有一个标记为"Main Diagram Updates Performance Metrics"的选项记录不良、需要禁用该选项以防止对 FPD 和其他设置的更改将 Kvco 和 VCOCap 值恢复为默认值。 存在这种默认行为的原因是针对具有集成 VCO 的器件、因为 KVCO 和 VCOCap 值可能会根据 VCO 内核和频率而变化。 我经常要求在 使用外部 VCO 时不要将这种行为作为默认行为、但目前 PLLatinum Sim 中没有区分集成 VCO 和非集成 VCO 的机制、因此我们必须这样做。 换句话说、用您自己的值代替 VCO 特性并让它们坚持更改主图是令人困惑的、但至少可以这样做。

    其他一些评论:

    • 在左上角的 Phase Noise 选项卡的"Graph Settings"下、您可以禁用"自动缩放轴"、并将 x 轴最小值设置为1Hz 或10Hz、以更好地表示近端行为。 PLLatinum Sim 最初是为我们的射频 PLL 产品线设计的、因此默认轴缩放不是低带宽环路滤波器的最佳选择。
    • 低 KPD 和伽马值以及非常高的相位裕度大幅降低了元件值、从而形成了一个主要由 PLL 主导的环路滤波器、并滤除元件噪声影响。 您可以尝试 KPD = 0.35mA、相位裕度= 60°、Gamma = 1之类的设置、并且仍然获得非常稳定的结果、但是在1kHz 偏移及以上时返回更高的性能。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek:  

    感谢您发送编修。 此回复解决了我们关于 PLLatinum Sim 的问题,也感谢分享好的提示

    我有与 VCC1_VCO 相关的单独查询。

    我们有4批采用 LMK04828B 的 PCB。  

    在2个器件上、我们可以看到每4-5秒一次 VCC1_VCO 电压后、30mA 左右的电流波动。 我已附加了电压轨的电路原理图和2个视频、其中展示了电源在连接和未连接 VCC1_VCO 时的行为。

    • 第1个视频展示了移除 L32扼流圈后的电流、根据我们的原理图设计(如下所示)、该原理图消除了全部三个 VCC1、VCC5和 VCC6电压轨、因此您可以在视频中看到电流在670mA 处保持稳定。
    • 第二个视频显示了放置 L32但移除 R642时的电流、根据我们的设计原理图、它仅移除 VCC1、结果在视频中显示、30mA 出现波动、我们不知道导致 VCC1_VCO 消耗30mA 电流的原因。

    感谢您的帮助、

    第一个视频:

    e2e.ti.com/.../2804.20241120_5F00_123348.mp4

    第二个视频:

    e2e.ti.com/.../2474.20241120_5F00_123704.mp4

    LMK04828B 电源原理图页面

    此致、

    Arshad

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我是否正确理解了在两个视频中、一个或多个 LMK04828电源引脚已断开连接? 所有器件电源引脚必须连接到标称3.3V 电源、否则器件将无法正常运行、并且一个或多个电源引脚断开的行为未定义。 如果我有误解、请更正我。

    如果你问为什么某种行为发生在无效的使用模式,我怀疑我能提供一个有见地或有用的答案。 我猜到、未供电元件会缓慢地对 VCC1_VCO 轨充电、足以触发某些 POR 电路、从而快速耗尽可用电荷;这种情况仅在 VCC1_VCO 未通电但其他电源轨通电时出现。 如果移除了 R642、您可以探测 VCC1_VCO 上的电容器电压以观察是否发生这种情况。 但同样、这不是 LMK04828的有效用法、因此可能还有许多其他原因。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、这是正确的、只需进行根本原因分析、以检查哪些引脚实际上导致了此类电流突然增加。

    很抱歉、正如视频2所示、当这种情况发生时、VCC1、VCC5和 VCC6全部三个都被连接、因此会出现这种情况。

    和视频1展示了 VCC1断开且 VCC5和 VCC6仍保持连接时的情况、结果是电流没有波动。

    连接后表明 VCC1导致了此电流尖峰。

    希望现在更加清楚。

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、这更有意义。

    通常情况下、一旦器件被锁定、直流电流几乎不会出现尖峰。 通常情况下、连接 VCO 会产生电流尖峰、这意味着 VCO 未被锁定且频率会漂移。 但也可能是源自时钟分配频率(例如 SYSREF)的时钟导致意外行为(例如在 SYSREF 激活的情况下连续将分频器复位且 SYNC_DISx 位设置为0)的结果。

    下面是一些理论:

    • 暂时失锁:PLL2可能在短时间内失锁。 您可以监控锁定检测信号或 CPout2引脚以查找失锁。 您可以检查示波器上的 CPout2电压、查看它是否在1.2V 左右保持稳定。 您可以在状态引脚上检查 PLL2_R 和 PLL2_N 信号(或者更确切地说是它们的分割副本)以调试 R 或 N 信号是否有任何奇怪的情况。
    • 基于上述可能性:我们讨论了 PLL1的环路滤波器,但可能 PLL2需要审查-我见过几次,人们试图包括外部三阶和四阶组件,但没有意识到这些组件是集成的,例如,这可能偶尔会破坏环路滤波器的稳定。
    • 由于 SYNC 和 SYSREF 分配路径是共享的、因此如果 SYSREF 复位分频器、这可能会看起来像一个很大的电流尖峰、该尖峰会与电源上电流测量的采样间隔混叠。 我希望这会在每个电路板上发生、因此我认为这不是根本原因。 但无论如何、我都可以查看寄存器设置、因为这可能会出现问题。
    • 另一种可能的寄存器设置:如果 PLL2_N_CAL 未正确编程、则可能会错误地校准 VCO。 这可能导致某些(但不是所有)器件在某些条件下(基于 VCO 中的工艺变化)具有临界稳定的锁定。 通过写入 PLL2_N 的 LSB 来触发 VCO 校准、因此应在写入 PLL2_N 的 LSB 之前对 PLL2_N_CAL 进行编程;校准期间、PLL2_N_CAL 的值将临时替换到 PLL2_N 中、并且预分频器-> N 分频器路径用于校准、因此 PLL2_PRE_PD 必须为0才能启用预分频器路径(PLL2_PRE_PD /* PLL2_FREQ)。
    • 类似的问题:如果按升序写入所有寄存器、则在启用 PLL 电源之前写入 PLL2_N LSB、因此当触发校准时、PLL 可能不会开启。 确保 PLL2_N 在其他寄存器之后写入。 TICS Pro 的寄存器导出功能应自动安排相关寄存器最后写入(或接近最后写入)。
    • 如果 LDObyp1和 LDObyp2引脚没有数据表中推荐的旁路电容值(分别为10μF 和0.1μF)、这可能会导致内部 VCO LDO 不稳定或临界稳定。
    • 也许你只是运气不好:有些东西没有正确焊接,单元可能已损坏,板可能有问题,等等 让我们来看看一些首先容易调试和修复的东西、例如环路滤波器、寄存器设置、失锁;但如果没有其他问题出现、重新拔插设备可能会解决问题、或者 AB 交换已知良好的设备可以帮助缩小特定设备或主板的问题范围。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我再想到的一种可能性是:好像您在为 LMK04828电源使用开关电源。 这可能会将开关噪声注入 PLL1电荷泵或 VCXO、从而产生足够大的杂散来导致锁定问题。 大多数其他 LMK04828电源引脚上都有 LDO、但 PLL1电荷泵基本上直接来自电源引脚、因此可能会将开关杂散耦合到 VCXO 上... 在实践中、除了非常高的纹波之外、这通常不是问题、因为 PLL1环路滤波器往往会使开关噪声滚降、但如果纹波足够大、则可能是问题。 这可能是 VCXO 电源上的直接杂散注入、由于带宽较窄、这同样不会对 PLL1产生太大影响、但由于开关的杂散更接近带内(距离只有大约一个数量级)、这可能会显著影响 PLL2。 您可以尝试使用非板载电源绕过开关电源。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Derek:  

    感谢您的回复、

    我认为、当 VCO 未锁定时、问题更大、因为电流尖峰会在几分钟(大约10-15分钟)后消失。 然后单元在没有任何波动的情况下消耗930mA 电流。

    非常感谢您对此的输入、并将考虑尝试使用非板载 PSU 绕过切换电源、看看它是否解决了问题。

    谢谢!

    Arshad