This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK1C1104:在输入时钟处处理正弦波时、LMK1C1104的最低 Vpp

Guru**** 2035740 points
Other Parts Discussed in Thread: LMK1C1104
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1443021/lmk1c1104-lmk1c1104-minimum-vpp-when-working-with-sine-wave-at-the-input-clock

器件型号:LMK1C1104

工具与软件:

您好!

我想使用 LMK1C1104、其输入端具有正弦波。

正弦波将通过10nF 电容器和100R 上拉/下拉电阻进入 VDD = 1.8V

100MHz 正弦波的最低电平为0dBm ~ 0.63Vpp

为了便于计算(以及一些设计裕度)、我们来讨论0.6Vpp 的最低电平

在 LMK1C1104 DS I 可以看到 VIH 为0.7xVDD (1.26V)、VIL 为0.3xVDD (0.54V)

根据应用手册 snaa411、设置点为 VT、但建议使用 VIH 和 VIL

将在1.2V 至0.6V 之间波动(均未达到 VIH 和 VIL)和在 Vt=0.9V 附近摆动的0.6Vpp 是否应该正常?

PS -我在实验室中进行了信号低至400mVpp 的测量、并且在输出侧(占空比为47%)仍能获得良好的信号、这是可以的。

我不确定我是否正确理解 VIH、VIL (DS 看起来是强制性的、应用手册中的建议)。

此外、您能否解释一下100MHz 的转换率为0.6vpp (+0.3V 到-0.3V)-我不知道它应该是如何计算的(以及)、这是一个可靠的要求吗?

下面是使用1.8V VDD 检查正弦信号(低至400mVpp)的设置

下面是当输入正弦为400mVpp 时的100MHz 1.8V CMOS 输出

谢谢!

Zeev。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Zeev:  
    是的、正弦波输入的电流 DS 要求是针对 VIH = 0.7 * VDD & VIL = 0.3 * VDD

    如果 VDD = 1.8V、则分别得到 VIH = 1.26V 和 VIL = 540mV、这正是您计算出的结果。  

    这基本上意味着、在您的情况下、正弦波所需的最小输入摆幅必须为0.4 * VDD = 0.4 * 1.8 = 720mV。 由于 VDD = 1.8V  

    您需要偏置到 VT 或 VCC /2以实现良好的输出占空比。  

    最小压摆率如下:

     

    假定您的正弦波在100MHz 处的最小摆幅为600mVpp、这对应于压摆率 SR = Vpp * pi* f = 0.6V * pi * 100MHz = 188.459E6V/s = 0.1885V/ns、这几乎不能满足最低要求。

    您的输出相位噪声将会受到此输入转换率的影响。 如果摆幅不够大、您还会在 LMK1C 下获得一些占空比失真。  

    我强烈建议您使用3.3V 正弦波、因为这将极大地增加摆幅并导致更好的输出相位噪声性能。  
    无论 VDD 是什么、输入都为3.3容差。  
    目前、您将无法满足最小摆幅要求。  

    此致、  

    Vicente  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Vicente:

    不幸的是、我无法达到3.3V。

    我的 TCXO 最坏情况下的功率为0dBm (50 Ω 时为~0.63V)。

    如果我将上拉/下拉电阻分别更改为200欧姆(在线路末端有效为100欧姆)、我将得到0.89Vpp。

    这应该高于0.72Vpp (0.4xVDD)、这也应该具有更高的压摆率

    您是否认为这是可以接受的解决方案、是否有任何问题?

    为什么0.188V/ns 几乎不符合规范(几乎比最小值高88%)?

    谢谢!

    Zeev。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Zeev:
    只要满足720mVpp 或0.4xVDD 的最小摆幅要求、就应该很好。  
    抱歉、我的错误您答对了、您是否满足了压摆率要求-只需了解我们的抖动值假定2V/ns 输入压摆率为最佳输出相位噪声。  

    此致、  

    Vicente  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Vicente:

    关于2V/ns、尚不清楚:

    由于0.6Vpp 是0.188V/ns、而6Vpp 是1.88V/ns (更接近2V/ns、根据您回复的信息、假设输出相位噪声最佳)。

    但6Vpp 为+3V 至-3V、位于直流电平(由 VDD /2电阻器设置)。 我认为没有与此相关的 VT 阈值水平。  

    此外、这将违反+3.6V 至-0.5V 的绝对最大额定值。

    假设 Vpp/2比 VDD = 3.3V 为1.65V、不超过1.95V (不达到3.6V)、则最大 VDD 为1.95V*2 = 3.9V

    100Mhz 下的3.9V 电压约为1.2V/ns、但应用手册显示了某些用例(不能为2V)下100MHz 的一些结果

    数据表中的 LMK 压摆率定义为20%至80%-可能正弦公式不同?

    我在这里遗漏了什么/不理解?

    谢谢!

    Zeev。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Zeev yes 正弦波公式有不同、这是我之前附加的公式。

    DS 中的2V/ns 规格使用方波输入。

    此致、

    Vicente