• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 433 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CDCM1802：CDCM1802 LVCMOS18输入/输出交流/直流规格

admin
Guru**** 2502465 points
Other Parts Discussed in Thread: CDCM1802

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1443283/cdcm1802-cdcm1802-lvcmos18-in-out-ac-dc-spec

器件型号：CDCM1802

工具与软件：

您好、TI    

     我们正在设计一个 clk 分频器解决方案,详细要求是将 LVCMOS18 76.8MHZ (单输入)REFCLK 分为 LVCMOS18 38.4MHZ (低 附加抖动<500fs)(单输出);

    LVCMOS18是否可以用作时钟输入 ？ 当 LVCMOS 作为时钟输入源时、交流/直流规格是多少？

非常感谢~

  • 0
    TI__Guru**** 2502465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Alex、

    我们并不提供 LVCMOS 用作时钟输入源时的交流/直流规格；但是、您可以通过将 LVCMOS 信号输入到同相输入引脚并将另一个输入引脚偏置为共模电压、将 CDCM1802配置为接受 LVCMOS。 最简单的方法是使用等效电阻器将引脚上拉至 VDD、然后下拉至 GND (另外还向 GND 添加一个去耦电容器、与下拉电阻器并联)。  

    谢谢！

    Michael

  • 0
    TI__Guru**** 2502465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(Michael)好  

    如上所示、使用 CDCM1802将76.8MHZ LVCMO18时钟更改为38.4MHZ LVCMOS18时钟  

    (1) 输入时钟为 LVCMOS18 、 Vpp=1.8V 、偏置电压 bia VBB 电源

    (2) 输出时钟也是 LVCMO18、Vpp=1.8V  

    有几个问题要问：

    (__LW_AT__1 μ s）上述方案的方框图是否有任何问题？

    (__LW_AT__2）使用 LVCMOS 输入时的 VIL 和 VIH 范围是多少？

  • 0
    TI__Guru**** 2502465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！  

    该团队在假期周末不在办公室。 请预计周一回复。

    谢谢！  

    Kadeem  

  • 0
    TI__Guru**** 2502465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、TI   

      好的、感谢 TI 的回复和帮助。

  • 0
    TI__Guru**** 2502465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Alex、

    1) 1)原理图看起来很好。

    2) VIL 和 VIH 范围将分别约等于共模电压-/+最小和最大输入摆幅。 因此、VIL/2 - 1.3V 至 VIH/2 VDD - 0.5V 的范围约为 VDD VDD、VIH/2 - 0.5V 的范围为 VDD + 0.5V 至 VIT/2 + 1.3V  

    谢谢！

    Michael

  • 0
    TI__Guru**** 2502465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你(Michael)好   

      如果使用 VBB（CLK=3.3-1.3=2V、提供偏置电压 、VBB 最小电压为2-0.9=1.1V）且 VIL 阈值= CLK/2-0.5=3.3/2-0.5=1.15、则电压裕度相对较低、我要  按如下方式优化原理图 ：VDD 最小电压=1.65-0.9=0.75V  

    (__LW_AT__1） 以上方案是否有任何问题？

    (__LW_AT__2）VBB、Y0、/Y0 信号引脚是否可以保持悬空？

    非常感谢~

  • 0
    TI__Guru**** 2502465 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Alex、

    (1)我认为上面的原理图没有问题。

    (2)可以、如果未使用、VBB、Y0和/Y0可以保持悬空。  

    谢谢！

    Michae;