工具与软件:
嗨、团队:
我的客户确认了 LMK04828EVM 上的以下问题。
#配置
-在双回路模式下使用 PLL1和 PLL2 (VCO=PLL2) 2457.6MHz
- PLL1的相位比较(数据表图10. "相位检测器 PLL1")计划在10 MHz 上运行
- CLKIN = 10MHz 和 OSCin = 160MHz。
- PLL1的相位比较是10MHz 在 CLKIN R Divider=1和 N1 Divider=16的情况下进行的
#结果
-在这种情况下,它锁定(DLD1, DLD2),但增加了 FPGA 时钟的抖动( 245.76MHz )
- 80kHz 输入、用于 PLL1相位比较(CLKIN R Divider=125、N1 Divider=2000)、将降低抖动噪声
这就提出了以下问题:
我认为输入一个快速时钟来进行相位比较会更好、但事实并非如此。
分压器分压比"1"有时不建议使用?
是否有可能获得技术建议、例如使用易于稳定内部电路的分压比?
此致、
伊藤和树