This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1448028/lmk04828-how-to-set-clock-input
工具与软件：
您好！
在 LMK04828器件中、三个时钟输入(CLKIN0、CLKIN1、OSCIN)用作 EVAL 设计中的输入。 我们是否需要使用全部三个输入来生成输出？
请查看随附的 ADC EVM 图像。
在附加的图像中、输出生成第二对时钟输出、我们可以使用输出0吗？
此致、
Nandhini A.
您好、Nandhini、
CLKinX 用作 PLL1的参考时钟、该参考时钟本身旨在驱动外部 VCXO。
OSCin 是用于时钟分配的 PLL2的参考时钟。
如果要清除抖动(双环路模式)、则需要一个 CLKinX 信号、该信号可驱动外部 VCXO、其带内相位噪声更低 、从而通过窄环路带宽衰减抖动。
如果您已经有一个非常干净的基准、并且不需要抖动清除、则可以通过在单环路模式下运行而仅使用 PLL2来摆脱这种情况。
当基准时钟和内部 VCO 不直接具有整数频率关系时、双环路模式也可用于频率转换。
Vicente
