[参考译文] TLK2711-SP：TLK2711-SP 时钟抖动

您好、Dean：

由于时钟信号的上升沿用于对数据信号进行采样、因此 TXCLK 输入应与 TXD 数据输入同步。 因此、我认为不可能使用第二个振荡器作为 TXCLK 输入、因为随着时间的推移、它可能会偏离数据信号的时钟域。

FPGA 时钟输出是否满足这些要求？ 如果是、我建议坚持使用此设计。

如果不能、是否可以从 FPGA 外部缓冲或分离同一个振荡器？ 我假设 FPGA 数据输出与其基准时钟输入同步。

此致！

卢卡斯

FPGA 的输出时钟不满足抖动特性要求。 还有其他不错的选择吗？

使用时钟缓冲器时、如何解决由于图形长度和缓冲器偏斜而导致的延迟？

您好、Dean：

我将对此进行深入探讨、我们会很快回复您。

此致！

卢卡斯

您好、Dean：

为了更好地了解时钟缓冲器抖动和偏斜规格、我查看了 LMK00804B、这是一款 TI 扇出缓冲器、我认为可与 TLK2711-SP 配合使用。 该器件的典型附加抖动为40fs RMS、 明显小于40ps p-p 的 TLK 参考时钟抖动要求 此外、该器件的最大 传播延迟为2.2ns、最大输出偏斜为35ps。 TLK 的最大基准时钟频率为125 MHz、相当于最小周期8ns。 这意味着时钟缓冲器的偏斜规格不应对 TLK 的性能产生负面影响。 由于 TLK 在基准时钟的上升沿对数据信号进行采样、因此我们只需要确保数据信号不会与上升沿同时转换。

请注意、我不是时钟器件方面的专家。 如果您对 TI 的时钟和计时器件有更详细的问题、请发布新的 E2E 论坛问题、我们将为您的主题分配一名负责的工程师。

我确实有几个问题来确认这种类型的设计应该有效。

• XO OSC 频率是否与 FPGA 数据输出相同？
• XO OSC 是否与 FPGA 数据输出同步？

此致！

卢卡斯

感谢您的宝贵意见。

• XO OSC 频率是否与 FPGA 数据输出相同？  好。 但是、它会经过逻辑缓冲器。
• XO OSC 是否与 FPGA 数据输出同步？  如果数据从 FPGA 输出、时钟从时钟缓冲器输出、如何实现数据和时钟之间的时序匹配？

您好、Dean：

感谢您的澄清。

由于 XO OSC 输出与 FPGA 数据输出在相同的时钟域上运行、因此我认为、只要 GTX_CLK 输入和 TX 数据输入不同时转换、TLK 就应该正确地对所有传入数据进行采样。 具体来说、应遵循数据表中的 t_su 和 t_h 规格。

可能有必要非常仔细地设计布局并进行时序测量、以确保时钟和数据转换不会同时发生。

此致！

卢卡斯

但我无法控制时钟缓冲器输出的时序。

当时钟从 FPGA 输出时、抖动是由于内部逻辑缓冲器造成的。

我该怎么办？

您好、Dean：

我建议创建另一个带有时钟/计时器件型号的 E2E 主题、因为时钟和计时团队能够更好地回答您的问题。 我还有另一个想法、可能是在 FPGA 时钟输出上使用抖动清除器。

此致！

卢卡斯

该类别已被移动。 您可以换人吗？

您好、Dean：

请使用器件型号(例如 LMK00804B)开始新主题、该主题将自动分配给正确的人员。

此致！

卢卡斯