• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 358 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK5C33216：LMK5C33216

admin
Guru**** 2387830 points
Other Parts Discussed in Thread: LMK5C33216, LMK5C33216A
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1455724/lmk5c33216-lmk5c33216

器件型号：LMK5C33216

工具与软件：

你(们)好

我在 设计中使用 TI LMK5C33216、 想要查找有关锁相机制的更多信息、我想了解以下内容：

1.哪里能找到关于锁相电路的更多信息? 也许还有应用手册？

2.对于  LOPL、器件是否像在 LOFL 情况下那样重新开始获取输入(移至保持和...) )。

3、要使 输出时钟相位 固定到输入端、必须使用 ZDM、对吗？

4.如果 输入时钟相位在改变、那么在我看不到 LOPL 的情况下、输出时钟的行为将是什么？

THX：

HAIM

 

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Haim：

    我们建议使用经过改进的较新版本 LMK5C33216 A. 这具有更好的抖动性能并增加了 HCSL 功能。 引脚排列保持不变、但有些寄存器会发生变化。

    1. 目前、我们没有单独的应用手册；有关 LOPL 的唯一信息在数据表中。 您想查看哪些详细信息？
    2. 如果 LOPL=1、器件不会重新启动。 当 DPLL 基准因频率或振幅不正确等原因不再被视为有效时、器件会进入保持模式。
    3. 当 DPLL 被锁定(LOPL=0、LOFL=0)时、输出为 保持一致 DPLL 输入。 如果启用了 ZDM、则输出将共享 A 确定性的 相位 与 DPLL 输入之间的关系、这意味着在 PDN 或软件复位时、输入到输出的相位差相同/恒定/固定。
    4. 如果 DPLL 锁频(LOFL=0)但 NT 锁相(LOPL=1)、则输出可能与输入没有相同的相位、但它们将具有与输入相同的频率精度。

    这有什么帮助吗？

    此致、

    Jennifer

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     Jennifer、您好！

    感谢快速的响应。

    在 DPLL 是频率锁定(LOFL=0)的情况下、我们假设在一段时间后、输入时钟相位超出阈值(LOPL=1)、但频率重新确定相同(LOFL=0)、正确的说法是、在这种情况下不会发生任何情况、输入相位将传输到输出端、只有在频率发生变化时、器件才会进入保持模式。 对吗？

    当使用 ZDM 时 、唯一的变化将是 输入时钟相位、 输出相位将是什么？

    请告知：

    THX：

    HAIM

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Haim：

    新年快乐！

    如果 DPLL 基准被视为有效基准、则在正常运行期间 LOFL=0、LOPL=1、DPLL 将保持激活状态并继续跟踪输入。 如果 DPLL 基准失效(例如由于缺少基准或器件测量到意外频率)、则器件会进入保持模式。

    可以将输出锁相到输入、但器件仍报告 LOPL=1。 当 LOPL 阈值较低时、会发生这种情况。 例如、如果锁定 LOPL 阈值设置为1ppm、则 LOPL 状态信号将不会清除、直到 DPLL 输入和 VCO 输出之间的误差小于1ppm。 当 DPLL 处于运行状态时、DPLL 会持续更新 APLL 分子、直到输入和输出之间达到接近0ppm 的误差。

    如前所述、该器件提供 ZDM 确定性的 输入到输出相位关系意味着相位误差始终已知、即使在断电/软件复位后也是如此。 确定此类确定性误差后、可以应用 DPLL 相位偏移(通过寄存器设置)来消除输入和输出之间的相位误差。 如果 DPLL 已锁定、但输入有相位变化、那么输出也会获得相位变化、从而输出保持与输入的相位对齐。 这有道理吗？

    此致、

    Jennifer

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jennifer、您好！

    新年快乐

    您的回答很合理、因此我想了解以下几点：

    1.我可以将抖动清除器设置 为忽略输入时钟相位变化(输出将不会跟踪输入时钟相位)、而仅跟踪输入频率吗？

    2.正如您写的"DPLL 会持续更新 APLL 分子、直到输入和输出之间达到接近0ppm 的误差。" 我是否能够不断地读取该值？

    我还可以读取 输入时钟与 DPLL 测量之间的相位差吗？  

    3.我没有在编程指南中找到设置 LOPL 阈值的位置,您可以指向相关的 reg 吗?

    此致、

    HAIM

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Haim：

    1. 如果可能的话、我来与团队核实一下。 大多数应用需要输出来跟踪输入的相位和频率。
    2. 是的、有一个读回寄存器用于读取实时 APLL 分子值、称为 APLLx_NUM_STAT (APLL3为 R862至 R858)。 关于相位差读回、还可以读取 TDC 值(输入和 VCO 反馈输出时钟之间的相位误差)。
      1. TICS PRO 中的 APLL NUM STAT：
    3. 我们建议使用 TICS Pro 软件 来确定应用的正确 LOPL 寄存器设置。 为 LMK5C33216A 器件选择 LMK5C33216A 配置文件、并在开始页面中填写详细信息。
      1. 请参阅 TICS Pro 下载页面底部的 TICS Pro 演练视频：
      2. 以 ppm 表示的 LOPL/LOFL 设置可在验证页面中找到。

    此致、

    Jennifer

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jennifer、您好！

    1.等待您对上一个项目的反馈1.

    您能否分享将输出相位显示 为器件温度的函数的图形(想知道它是否有任何影响)。

    3.您能建议是否所有3个 DPLL 都具有相同的性能。

    此致、

    HAIM

  • 0
    TI__Guru**** 2387830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Haim：

    1. 关于1、无法将相位与频率分开。 您能否详细说明您的用例？ 什么应用要求相位保持固定且仅遵循频率精度？
    2. 我们没有可用的相位过热图。 该器件已经过-40°C 至85°C 的测试、这样的验证结果就在数据表中列出了。 我要说的是、XO 输入性能会影响相位噪声偏移小于1kHz 时的输出相位噪声性能。 如果 XO 输入易受温度变化的影响、则 XO 会影响漂移噪声性能。 如果应用对温度变化和漂移噪声敏感、则建议使用 TCXO 或 OCXO。
    3. 您的绩效意味着什么？ 锁定功能？ 噪声？ 一切？
      1. DPLL 具有相同的功能和特性、但由于每个 DPLL+APLL 对的 VCO 不同、可能会有所不同。 例如、DCO 步长不同、但每个数据表的 TDC 范围相同：
      3. 此外、每个 APLL 中的 VCO 会有所不同、因此 APLL 锁定时间会有所不同、这可能会影响 DPLL 锁定时间。

    此致、
    Jennifer