• 状态 Resolved
  • 已锁定 已锁定
  • 回复 10 回复
  • 订户 0 订户
  • 视图 484 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04610：时钟和放大器；计时论坛

admin
Guru**** 2380680 points
Other Parts Discussed in Thread: LMK04828, LMK04610, LMK04832, LMX2572, LMK1D2104
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1454526/lmk04610-clock-timing-forum

器件型号：LMK04610
主题中讨论的其他器件：LMK04828、 LMK04832、 LMX2572、 LMK1D2104

工具与软件：

 LMK04828：LMK04828与 LMK04610帖子的应答记录表明、LMK04610 "输出间的偏移可在整个 PVT 上约为100ps。" 但在数据表中：|TSKEW|最大 CLKoutX 到 CLKoutY 的最大值为95ps。 这是什么？？ 这款器件的功耗极低、在我的应用中非常理想、特别是由于使用了 HSDS 输出而不是 LVPECL (尽管时钟抖动清除器搜索表网页和 LMK04610页面上都错误地将输出列为 LVDS 和 LVPECL)。 此帖子还听起来好像 由于其他问题/错误和支持有限、因此不推荐在新设计中使用此器件、但它仍被 TI 列为正在供货...、由哪一个？ 最后、如果这是一个仍然可以使用的器件、在旁路 PLL1和 PLL2模式中、内核功率是多少？ 我主要尝试将其用作具有 SYSREF 分频和相位延迟功能的直通缓冲器。 此应用由电池供电、因此功率很重要、并且 LMK048XX 器件的~1W 功率非常出色。  

  • 0
    TI__Guru**** 2380680 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    同一器件上的输出到输出偏差最大为95ps。 即使对于相同的输出、器件间延迟的变化也是在整个 PVT 上为数百 ps。 单个输出的传播延迟随温度的变化也是数百 ps、但输出块在运行期间大致处于相同的温度并具有大致相同的传播延迟温度系数、因此它们往往会出现共同偏差-尽管如此、不应将输出之间的偏差视为在整个温度范围内保持恒定。

    该器件仍然处于活跃状态、我们仍然支持它、它的表现与我们大多数其他 PLL 有很大不同、这使得它在使用和支持方面具有挑战性。 该设计考虑到了非常具体的用例、而其他用例往往会遇到一个或多个不寻常的困难。 它可以实现如此低的功耗的原因是得益于一种新颖的半数字 PLL 架构、但相同的架构即使在锁定时也会导致 PLL1漂移、这在整个论坛中都有详细的记录； 相对于 LMK04828或 LMK04832等 BiCMOS PLL、其他实现选择(如使用主要是 CMOS 工艺而不是 BiCMOS 工艺)导致在整个温度范围内出现较大的传播延迟变化、这对于尝试在偏斜和传播延迟变化很小的应用中使用该器件的人来说可能是令人惊讶的； 此外、还有几个意外限制、例如 SYNC/SYSREF 触发和 PLL2 PFD 频率之间的关系、这些限制偶尔会造成麻烦、在这种情况下、这似乎是个非常相关的麻烦。

    SYNC 和 SYSREF 触发器由 VCO 后分频器的输出重新定时。 如果未启用后分频器(即 VCO 打开)、则无法激活 SYNC 和 SYSREF。 此外、GLOBAL_SYNC 和 GLOBAL_SYSREF 信号以及 SYNC 引脚生成的信号上还有一个重定时器、这意味着 PLL2必须打开(即使未锁定)并且必须将基准信号应用于 PLL2、才能使用 SYNC 或 SYSREF 行为。 该器件不能用作纯时钟+ SYSREF 分配直通缓冲器。 如果您真的想让 LMK04610以这种方式工作、您需要仅使用记录的寄存器组、启用 PLL2、将其锁定以使 VCO 后分频器与时钟分配信号同步、并且还需要将 PLL2 CLKIN 路由到输出通道。 如果 SYSREF 频率超过状态机时钟分频器频率、SYSREF 将不会可靠触发；同时、状态机频率严格来说是来自 PLL2基准时钟的2的幂分频器(请参阅 PLL2_REF_DIGCLK_DIV 字段)、最大分频值为32、最大频率为50MHz、这意味着50MHz 和25MHz 之间存在根本无法可靠生成 SYSREF 的情况。 顺便说一下、SYNC 也通过 PLL2参考时钟衍生状态机时钟和 VCO 后分频器重新定时、因此对齐分频器最初也需要启用 PLL2。

    我想、寄存器0x148中的一些覆盖位可以强制使用异步 SYNC 和 SYSREF 触发信号、而无需通过 PLL2和 VCO 后分频器全部重定时-将0x147设置为0x0C、将0x148设置为0x03应强制分别为每个已启用通道的 SYNC 和 SYSREF 触发、但我尚未测试此值、 而且它不一定能正常工作,因为它不是经过生产测试的(虽然如果方法是正确的,它在实践中极不可能失败,因为它会产生一个令人难以置信的具体缺陷)。 假设这种方法可行、您至少可以为 SYNC 和 SYSREF 生成异步 SPI 触发器-对于没有时序关键型窗口来生成 SYNC 或 SYSREF 的单器件用例、这就足够了。 如果不够好、即如果您必须在特定时刻提供 SYNC 或 SYSREF 信号、或者如果您有多个 LMK04610器件进行同步、则必须在启动时或每当必须生成 SYSREF 脉冲时、临时启用并锁定 PLL2。

    关于功耗、请查阅数据表中的表226。 任何未启用的模块均可视为电流消耗几乎为零(1mA)。

  • 0
    TI__Guru**** 2380680 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    如果在旁路模式下确实没有内核电源、使得五个 HSDS 8mA 输出的总功率保持在196mW、其中两个被指定为 SYSREF 信号、并且分频器开启。 据我所知、TI 没有任何具有 SYSREF 功能且功耗非常低的器件。 但与此同时、我不希望这部分存在很多潜在的问题。 我只需要一个 IC、因此我不在乎器件间的偏差、只在乎时钟+ SYSREF 对偏差。 我需要 LVPECL 电压电平和抖动规格、但不必是 LVPECL、这就是我喜欢这些 HSDS 输出的低功耗的原因。 但就我可以在网页上看到这是唯一使用它们的部分。 为了实现目标、我可以使用的下一个最低功耗器件是什么？

  • 0
    TI__Guru**** 2380680 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    具有 SYSREF 功能的下一个最低输出功率器件是 LMK04832、即使在最佳配置下、该器件仍约为1W。 另一种双器件解决方案使用 LMX2572作为 SYSREF 发生器、LMK1D2104作为双路径独立分配缓冲器、该缓冲器仅为大约0.5W、但它有几个缺点(在严格需要无器件的情况下插入 PLL；在输出端只有高达500mV 的摆幅、而不是请求的 LVPECL 规范)。

    如果 LMK04610过于头疼、我认为您可能需要去别处寻求帮助。 但鉴于您对 SYNC 和 SYSREF 脉冲计时有任何严重的时序关键问题、无论是时钟到 SYSREF 的偏差要求、我认为至少值得试试 LMK04610、如果它能提供比替代方案大得多的功耗优势。 如果您告诉我需要的频率计划、我可以在我们实验的评估模块上对其进行测试。

  • 0
    TI__Guru**** 2380680 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    此图像是我尝试实现的目标。 第一个时钟/SYSRE 对需要对齐、第二组(两个时钟和一个 SYSREF)需要对齐、如红圈所示。 我还需要另外两个200MHz 时钟和两个50MHz 时钟、它们本身不与任何其他信号对齐。  

  • 0
    TI__Guru**** 2380680 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    团队正在休假。 请预计最早在1月2日之前回复。

    谢谢！

    Kadeem

  • 0
    TI__Guru**** 2380680 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Kevin

    该团队成员仍不在办公室。 我对延误深表歉意。 请预计在1月6日之前回复。

    谢谢！

    Kadeem

  • 0
    TI__Guru**** 2380680 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我今天没有机会查看这个,但这是我明天名单上的第一件事;道歉和感谢你的耐心...

  • 0
    TI__Guru**** 2380680 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    今天、我将大部分时间测试此计时器、并得出结论：除非 PLL2打开、即使施加力、也无法触发 SYSREF。 启用 PLL 确实会增加3.3V 电源轨上的100mA、并且只要需要生成 SYSREF、它就需要保持开启状态(无法禁用并在稍后重新启用、以便按需生成 SYSREF)。 因此、我认为 LMK04610不适合这样的分配模式应用。

  • 0
    TI__Guru**** 2380680 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您是说无法随意触发 SYSREF、还是无法在没有 PLL2的情况下让 SYSREF 出现？ 我可能不需要 AT 引脚开/关 SYSREF 功能。 如果它在编程时启用并保持开启状态、就足够了(PLL2不开启)。 如果是这种情况、您会建议的第二低功耗 TI 器件是什么(LMX2572作为 SYSREF 发生器、LMK1D2104在我们的用例中似乎并不是一个好的解决方案)。

  • 0
    TI__Guru**** 2380680 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我应该问一下连续 SYSREF 是否可以接受... 具体来说、如果 PLL2处于活动状态、则不能触发 SYSREF 脉冲发生器。 如果您可以使用具有适当相位对齐功能的连续1MHz 时钟作为 SYSREF、这无疑是可以实现的、您甚至可以通过将 SYSREF 分配给共享分频器的 CLKOUT3/4来保证200MHz 时钟和1MHz 时钟之间的对齐、而无需 SYNC 信号-所有200MHz 信号都将按照定义同相进行、因为它们是按1分频模式、除了同相模式、 SYSREF 仅来自一个分频器、因此它们的相位将在两个输出上共享。

    下面的 TICS Pro 配置展示了该功能、以及未指定对齐的其他200MHz 和50MHz 时钟。 我已经在具有匹配200MHz 和1MHz 信号电缆的示波器上检查了此配置、并且我看到了预期的对齐情况(请参阅下面的示波器图、其中检查了200MHz CLKOUT1和1MHz CLKOUT3之间的对齐情况)。 此设置仍与捕获图表的机器相连、因此如果您有其他想要查看的数据(例如倾斜)、请告知我。

    如果您有 EVM、则可以在器件上测试配置：

    • 为器件准备3.3V 电压以连接到需要它的内核电源、1.8V 电压连接到其他较低电源(如需要)、并将200MHz 连接到 CLKIN1
    • 将配置加载到 TICS Pro 中
    • 在 User Controls 页面上的 Pins 分频器中、将 RESETN 引脚切换为高电平->低电平->高电平以复位器件
    • 使用顶部工具栏按钮或按 Ctrl + L 快捷方式写入所有寄存器
    • 在页面树中的"General"页面上、点击页面左下角的"Device Start"按钮以写入启动位。 此时、所有时钟均应启动、包括请求的200MHz 和1MHz 相位对齐时钟、1MHz 时钟与200MHz 时钟的下降沿对齐(这取决于200MHz 输入的占空比-如果占空比为50%、则应在下降沿启动、否则其关闭值可能与输入占空比变化(从50%)的值相等

    e2e.ti.com/.../LMK04610_5F00_distribution_5F00_200MHz