[参考译文] LMK04832：多个 LM04832在所有器件时钟和 SYSREF 输出上对齐

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1466149/lmk04832-multiple-lm04832-outputs-alignment-on-all-device-clock-and-sysref-outputs

工具与软件：

#1

w 通过将所有 器件设置为单环路0延迟模式并使用 CLKout8作为 FB CLK、将100MHz 设为 CLKin1。  

器件时钟输出对齐、无需切换 PLL SYNC 引脚或 SPI SYNC。  

但是、SYSREF 输出则不是。  

我已启用 PLL2R_SYNC_EN、将引脚切换为高电平、然后再切换为低电平(8.4.1.1)、SYSREF 仍未对齐。  

#2

通过将 PLL SYNC 引脚切换为8.4.1.1、LMK04832是否能够使所有器件时钟和 SYSREF 输出对齐？  

器件时钟和 SYSREF 之间是否存在频率限制？  

希望尽快收到您的回复。