This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMV112:如果 VDD = VIN = 3.3、预计的输出电压

Guru**** 2386020 points
Other Parts Discussed in Thread: LMV112, LMK1C1102
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1468704/lmv112-expected-output-voltage-if-vdd-vin-3-3

器件型号:LMV112
主题中讨论的其他器件: LMK1C1102

工具与软件:

我很难理解数据表。  除其他外、它声称:

电源电压范围为2.4V 至5V  
压摆率为110V/μs μ s
总电源电流1.6 mA
关断电流59 μA
轨到轨输入和输出

 (加重已添加)

但是、该文档的其他地方对于实际输出电压的声称似乎相互矛盾、范围从接近 VDD ("输出摆幅为正")到仅为1.5V (大信号脉冲响应、图 19和20)。

输出峰峰值的范围在大约50mV ("输出摆幅负")到0.5V (脉冲响应图)之间、但没有明确的记录。

在我的应用中、VDD == VIN == 3.3V、f = 16 MHz。  下面 是显示输入和输出波形的示波器捕捉。

在上图中、两个迹线均为500mV/div。  光标显示的是 VOUT 在50mV 至1.510V 范围内的摆幅 。输入迹线在50mV 至3.290V 范围内摆动

我的系统 VDD 为3.3V、因此最大峰值为1.5V 的时钟是无用的。

这是 LMV112的预期行为吗?  "轨到轨输出"术语让我相信输出将在整个0 VDD 范围内摆动。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Brian、您好!  

    我确实同意可以更清楚地说明数据表中有关输出电压的一些规格。 LMV112是单位增益缓冲器、因此输出摆幅应与输入摆幅成正比。 只是为了澄清一下、是否在靠近缓冲器输入引脚的位置探测了示波器上的输入电压迹线? 此外、您的示波器内部是否有任何端接、或者您的测量是否采用高阻抗? 如果示波器/探头上有一个50欧姆的端接电阻、可分为输出摆幅。  

    请注意、LMV112更像是一种传统器件、 与我们的较新产品相比、文档数量也较少。  如果您在寻找性能更高的轨到轨缓冲器、则 LMK1C1102之类的器件可能更适合您的应用。  

    此致、  

    Connor  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Connor:

    感谢您的答复。  我正在使用 Tektronix TPP0250探针进行探测、该探针应 存在 10 MΩ 负载。  是的、非常靠近芯片两侧进行探测;引脚和下一个串联部件之间的布线仅为一到两毫米。

    我还非常确定示波器不会导致衰减、因为接收缓冲时钟信号的微处理器会采取"外部时钟不稳定"的行为(这就是我开始首先探查内容的原因)。  如果我移除并绕过缓冲区、微处理器将按预期运行。

    此外、我发现必须绕过数据表中包含的1nF 外部耦合电容器(图1、典型应用)、因为该电容器的缓冲器侧会在接地电位以下摆动大约半伏。  这种短暂的负面摆动显然使缓冲区非常不高兴。

    LMV112的主要特性是其每个输出的单独使能线路、此线路可用于使微处理器将时钟选通至其它器件。  LMK1C1102只有一条输出使能线路、这意味着我需要另一个器件来选择性地进行选通。

    作为参考、该缓冲器周围的应用原理图如下:

    我必须绕过 C25、  我刚意识到示波器被设置为20 MHz 带宽、这解释了波形的一些圆度。  尽管如此、我认为这不是问题的重要组成部分。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Brian、您好!  

    明白了、感谢您添加的详细信息。 在这种情况下、听起来这不是测量问题。 您的原理图上是否未显示 SYSCLK 或 ADCCLK 网上有任何额外负载? 如果您移除 R26/R28并 直接探测输出、我想了解是否有任何差异。  

    我同意此处需要绕过输入端的交流耦合电容器。 输入端的内部偏置设置为1V 左右、因此任何高于2Vpp 的信号都将变为负值、并可能导致问题。 您的输入信号似乎偏置在 VDD /2、因此应该可以使用此设置。  

    此致、  

    Connor

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Connor:

    SYSCLK 和 ADCCLK 直接进入相应器件(微控制器和 ADC)的时钟输入引脚。  唯一增加的负载将是寄生负载、我认为寄生负载不会很大。

    很遗憾、这个特定项目的构建成本很高、所以我们只做了一个、并且我已经拉低了 LMV112以继续我的工作...所以我不能再进行与这次对话相关的任何测量。

    我计划构建一个单独的电路板、仅用于运行 LMV112并对其进行进一步探测。  如果我的工作量使我能够获得建造该板的奢华、我将回到这个主题。

    非常感谢您的快速参与!

    -Brian

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Brian、您好!  

    不用担心、我很高兴您能找到解决此问题的方法。 我会继续并将该主题标记为已解决、但如果您有任何其他问题、可以随时开始新主题。  

    此致、  

    Connor