• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 0 订户
  • 视图 327 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TPL5110：EN/单次触发信号变化

admin
Guru**** 2380120 points
Other Parts Discussed in Thread: TPL5110, SN74AUP1G80
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1469837/tpl5110-en-one-shot-signal-change

器件型号：TPL5110
主题中讨论的其他器件： SN74AUP1G80

工具与软件：

您好！

我将 使用 TPL5110定期启动低功耗传感器。

我要添加一个存储 模式、在该模式下 DRV 脉冲完全停止。 使用一次性模式似乎是可行的 、但 我不确定允许或不允许什么。 数据表将信号视为永久低电平或高电平。

如果 EN 引脚在计时器模式下变为低电平、会发生什么情况？ 计时器是最后触发一次还是立即停止？

相反、在一次性模式下、当器件关闭(DONE 已置为有效或 T_IP 已过)且 EN 设置为1时、计时器运行是否会恢复、或者我是否需要将 M_DRV 置为有效？

此致、

Alexis

  • 0
    TI__Guru**** 2380120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Alexis：

    根据数据表、要定义运行模式、需要执行 POR。 也就是说、 动态更改 EN 引脚的状态不会改变运行模式。 我可以在周五的实验室中验证这一点。  

  • 0
    TI__Guru**** 2380120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

    哦、真是个坏消息、我无法切断 TPL 的电源... 也许我可以为 VDD 添加一个 P 沟道 MOSFET、但我想通过晶体管的电流泄漏将足以使 TPL 保持运行...

    我期待您对这一行为的观察！

    Alexis

  • 0
    TI__Guru**** 2380120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Noel、您好！

    我一直在考虑这一点、并且事实是我无法动态更改 EN 引脚状态、而只能在 POR 期间更改实际上是一件好事！ 这样、存储期间我就不必保持任何引脚低电平、从而使整体功耗更低(数百 nA 级)

    我打算通过30k Ω 上拉电阻器的开漏输出为 WDG 供电、以便每当需要在计时器和单次触发模式之间切换时可以触发 POR。

    你认为这段时间图:

    Alexis

  • 0
    TI__Guru**** 2380120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Alexis：

    我已经在实验室中检查了该器件、实际上我们可以动态更改运行模式。

    我不理解您的图、例如、当没有 VDD 时、DRV 应该很低。

    下面的仅供参考、显示了 DONE 模式下 DRV 如何保持低电平、同时单次触发模式下对 VDD 的响应(绿色迹线)。  

    从单次触发模式更改为计时器模式(将 EN 引脚(绿色)拉至高电平)。

    从计时器模式切换到单次触发模式。

  • 0
    TI__Guru**** 2380120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Noel：

    没关系、 这张图、当 VDD 为0时、我认为 DRV 是高阻态、这就是我把它拉高、而 VDD 为0的原因。

    如果我理解正确、TPL5110无法记忆工作模式、因此如果我希望将该 模式保持为单次触发或计时器、则需要保持 GPIO 端口通电或使用 74AUP1G80等锁存器。 是这样吗？

  • 0
    TI__Guru**** 2380120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Alexis：

    好。  

    BTW、我们有 SN74AUP1G80、即 p-2p 到 74AUP1G80。

  • 0
    TI__Guru**** 2380120 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢！