• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 295 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMK04832-SP：来自 HCMOS 驱动器的 OSCin 输入

admin
Guru**** 2387810 points
Other Parts Discussed in Thread: LMK04832
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1470322/lmk04832-sp-oscin-input-from-a-hcmos-driver

器件型号：LMK04832-SP
主题中讨论的其他器件：LMK04832

工具与软件：

我在分配模式下使用 LMK04832芯片、并使用 OSCout 引脚作为 OSCin 引脚的缓冲输出。

我们有一个100MHz HCMOS 输出参考时钟(来自 Microsemi 的 EX-219、数据表 EX-219 | Microchip Technology)、振荡器的电压电源和 LMK 为3.3V。 我们使用 OSCin 作为单端输入、并且 OSCin 负引脚交流耦合接地。

具体而言、我对处于第6.5节中所述规格之内的电压电平表示关注。

我们使用的振荡器具有 HCMOS 输出、规格显示 Vol = 0.1*Vs = 0.1*3.3V = 0.33V、VOH = 0.9*3.3V = 2.97V。 通过 OSCin 输入规格下方的、可以看出 Vpp 范围为0.2V 到2.4V、因此我担心这会超出单端输入的最大限值。

  • 0
    TI__Guru**** 2387810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Arooj：  
    根据您发送的内容、是的、您将在 OSCin 单端建议范围之外运行。  
    就需要 减小摆幅。  

    此致、  

    Vicente  

  • 0
    TI__Guru**** 2387810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢。 我添加了一个66.5欧姆电阻器来减少电压摆幅。 现在我们将从0.2V 摆动到1.7V。 在低电压和高电压之间具有足够的噪声容限吗？ 该范围显示最大为0.3到2.4V、但我不确定我们是否需要更接近2.4V？

  • 0
    TI__Guru**** 2387810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Arooj：

    请参阅下面的数据表屏幕截图：

    高端摆幅需要增加到2V 以上、但低端摆幅需要保持在0V 和0.4V 之间。 一个较小的电阻器(或许是50欧姆？) 最佳选择是减小摆幅、同时将其保持在可容范围内。

    谢谢！

    Michael

  • 0
    TI__Guru**** 2387810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    对于 OSCin 引脚、此要求是否也正确？ 我们需要使压降偏斜的原因是、我们已经在电路板上有一个50欧姆的电阻器、即0402 (50mW)电阻器、如果我们为此电阻器输入超过1.6V 的电压、该电阻器将无法满足降额要求...

  • 0
    TI__Guru**** 2387810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Arooj：  

    抱歉、我是在阅读 CLKinX 输入的规格。  

    摆幅应该没有问题、但如果要将 OSCin*引脚交流耦合到 GND、还需要将单端信号交流耦合进入 OSCin。 这样、OSCin*引脚将处于一个已知状态、大约是输入信号的中间点、并且考虑到摆幅(如果我正确理解、为1.5 Vpp)在一个可容忍的范围内、您应该没问题。

    值得注意的是、这应该适用于您之前的设置。 将信号交流耦合到~2.6Vpp 摆幅应该意味着最大电压达到~1.3Vpp、这对于 OSCin 输入是可以接受的。  

    如果您必须对输入信号进行直流耦合、则需要将 OSCin*引脚偏置到输入电平的一半。 如果您的信号从0.2V 变为1.7V、OSCin*将需要偏置到0.95V。  

    谢谢！

    Michael

  • 0
    TI__Guru**** 2387810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    因此、我们目前的电路与正弦波输入数据表中所示的此电路匹配、即使我们的电路是从0到3.3V 的 HCMOS 输入。

    我们正在考虑添加一个与时钟源输出串联的66.5欧姆电阻、以创建分压器、从而使进入 LMK 输入的电压为0V 至1.5V。

    我们使两个输入(包括一个输入)都进行了交流耦合。  

    您能否更详细地介绍一下内部偏置是如何工作的？ 内部是否有另一个可降低输入电压的电阻分压器网络、或者它是否只是提高直流电平以在中途点产生共模电压？

    主要是我不明白这句话："

    值得注意的是、这应该适用于您之前的设置。 将信号交流耦合到~2.6Vpp 摆幅应该意味着最大电压达到~1.3Vpp、这对于 OSCin 输入是可以接受的。 "

    如果时钟源的输入电压为0到3.3V、那么由于内部偏置、我们实际上是输入0到1.65 (3.3V 的一半)？ 或者我是误会吗?

  • 0
    TI__Guru**** 2387810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Arooj：

    如前所述、内部偏置的工作方式是将直流电平升高到 CM 电压。 每个输入都将在内部偏置、因此您应该对输入进行交流耦合。 发生这种情况时、从您的信号中消除任何直流失调电压(至少直到它由输入引脚重新偏置)。 它将具有相同的振幅、但其偏移将变为0V。 因此、如果您有0V 到3.3V 的信号、交流耦合它将使其从-1.65V 摆动到1.65V。 它将重新偏置至共模电压、因此这意味着信号将从-0.45V 摆动至2.85V。 我在前面说过"值得注意的是、这应该适用于您以前的设置。 使用~2.6Vpp 摆幅对信号进行交流耦合应该意味着最大电压达到~1.3Vpp、这对于 OSCin 输入是可以接受的"。  摆幅超过可接受的最大值2.4Vpp。

    但是、66.5欧姆电阻器实例化后、只要对信号进行交流耦合并降低摆幅、就不会有问题。 您要将 OSCin*引脚交流耦合到 GND、并且您的 OSCin 引脚也需要交流耦合。

    我将在本周的剩余时间和下周休假,所以我将包括其他 AES 来帮助你。

    谢谢！

    Michael

  • 0
    TI__Guru**** 2387810 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    非常感谢您的帮助！ 我想这回答了我目前的所有问题！

    祝您愉快的假期愉快！