[参考译文] TMS320F28P650DK：TMS320F28P650DK DP83826AERHBR 未通过 ESD 测试

您好：

您能否提供寄存器 0xB 的读回？ 我想确保 PHY 配置为 EMC 的最佳配置。

我看到您正在观察复位情况。 您能否进一步说明这一看法？

此致、

Gerome

大家好、在我最初设计的电路板中、从寄存器 0x0B 读取的值为 0x0C；稍后、我查看了相应的 DB83826AE 文档、并在将 Strap7 拉至低电平后、从寄存器读取的值为 0。 使用上述两种静电放电 (ESD) 测试情况、它很容易发生故障（复位）。

故障（复位）的具体表现为：PHY 链路上的链路 LED 和链路活动 LED 都快速关闭一段时间、然后恢复正常。

谢谢！

Hui

您好：

为了获得采用 DP83826A 的最佳 EMC、建议将寄存器 0xB 设置为 0x1。 0xC 表示自举进入非最佳 RX_ER/MLT-3 错误、而 0x0 表示 FLD 完全关闭、这违反了 EtherCAT。

我期望寄存器 0xB = 0x0 在 ESD 方面具有出色的性能、因此这可能表明布局可以关闭。

关于故障表现、这表示 PHY 断开链路、但会自行恢复。 但是、真正的复位是如果 PHY 寄存器被擦除至其默认状态。 这对于区分非常重要。 我建议将一个虚拟值写入寄存器 0x4[5]（假设您不打算使用 10M HD）、看看此值是否恢复。

您能分享您的原理图和布局吗？ 首选布局作为 Altium 文件或.pdf 文件、它们每页都有层。

此致、

Gerome

您好：

感谢您的反馈。 我认为下一步是仔细检查布局和原理图、看看这里是否存在影响 PHY 性能的因素。

请告知我何时可以提供此信息。

此致、

Gerome