主题中讨论的其他部件： TCI6638K2K
工具/软件：Code Composer Studio
您好，
我正在使用ccsv7和TCIEVMk2x板 (具有XDS200仿真器)。 我在将hello. out调试到DSP core0时遇到以下错误。
C66xx_0：在长度0x4的第0页上读取0x8000处的内存块时出现问题：(错误-1190 @ 0x8000)无法访问设备内存。 验证内存地址是否在有效内存中。 如果错误仍然存在，请确认配置，关闭电源后重启板和/或尝试更可靠的JTAG设置(例如，Lower TCLK)。 (仿真软件包6.0 ．504.1)
C66xx_0：文件加载器：验证失败：目标读取0x0.8万失败
C66xx_0：Gel：文件：C：\ti\workspace_v7\blinky777\hello_world_dsp\Debug\hello_world_dsp.out：加载失败。
我在这里附加了gel文件输出
C66xx_0：凝胶输出：
正在连接目标...
C66xx_0：凝胶输出：TCI6638K2K凝胶文件版本为1.2999.9995万
C66xx_0：Gel输出：检测到PLL旁路已禁用：SECCTL[旁路]= 0x0万
C66xx_0：凝胶输出：(3A) PLLCTL = 0x0.004万
C66xx_0：凝胶输出：(3B) PLLCTL = 0x0.004万
C66xx_0：凝胶输出：(3c)延迟...
C66xx_0：凝胶输出：(4) PLLM[PLLM]= 0x0万F
C66xx_0：凝胶输出：MAINPLCTL0 = 0x700万
C66xx_0：凝胶输出：(5) MAINPLCTL0 = 0x700万
C66xx_0：Gel输出：(5) MAINPLLCTL1 = 0x0.004万
C66xx_0：凝胶输出：(6) MAINPLCTL0 = 0x700万
C66xx_0：凝胶输出：(7) SECCTL = 0x9万
C66xx_0：凝胶输出：(8A)延迟...
C66xx_0：凝胶输出：PLL1_DIV3 = 0x0.8002万
C66xx_0：凝胶输出：PLL1_DIV4 = 0x0.8004万
C66xx_0：凝胶输出：PLL1_DIV7 = 0x0万
C66xx_0：凝胶输出：(8D/e)延迟...
C66xx_0：凝胶输出：(10)延迟...
C66xx_0：凝胶输出：(12)延迟...
C66xx_0：凝胶输出：(13) SECCTL = 0x9万
C66xx_0：凝胶输出：(延迟...
C66xx_0：凝胶输出：(延迟...
C66xx_0：凝胶输出：(14) PLLCTL = 0x0.0041万
C66xx_0：凝胶输出：PLL已配置(CLKIN * PLLM / PLLD / PLLOD = PLLOUT)：
C66xx_0：凝胶输出：PLL已配置(122.87.9997万 MHz * 16/1/2 = 983.3.9978万 MHz)
C66xx_0：GEL输出：打开所有PSC模块和DSP域的电源...
C66xx_0：凝胶输出：Set_PSC_State... 超时错误#03 PD=27，MD=48！
C66xx_0：GEL输出：打开所有PSC模块和DSP域的电源... 完成。
C66xx_0：凝胶输出：警告：SYSCLK是PA PLL的输入。
C66xx_0：凝胶输出：已完成PA PLL设置
C66xx_0：凝胶输出：PAPLLCTL0 -之前：0x0x708.04万之后：0x0x708.04万
C66xx_0：Gel输出：PAPLLCTL1 -之前：0x0.204万之后：0x0x0.204万
C66xx_0：凝胶输出：DDR开始
C66xx_0：凝胶输出：XMC设置完成。
C66xx_0：GEL输出：DDR3 PLL (PL2)设置...
C66xx_0：GEL输出：DDR3 PLL设置完成，DDR3A时钟现在以666 MHz运行。
C66xx_0：Gel输出：DDR3A初始化完成
C66xx_0：GEL输出：DDR3 PLL设置...
C66xx_0：GEL输出：DDR3 PLL设置完成，DDR3B时钟现在以800MHz运行。
C66xx_0：Gel输出：DDR3B初始化完成
C66xx_0：凝胶输出：DDR完成
请帮助我解决此问题。我对该软件很新。
