您好 Ki、
我是否知道这个问题是否已得到解决? 我的客户也遇到了同样的问题:
谢谢!
此致、
Linda
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好 Ki、
我是否知道这个问题是否已得到解决? 我的客户也遇到了同样的问题:
谢谢!
此致、
Linda
您好 Linda、
器件上可用的硬件断点数量有限。 可用断点的数量因器件而异。 我不确定 f28388d 上有多少 Cortex M4、但根据我的测试结果、它似乎只有2个。
如果只能设置一个断点、则调试器可能会静默使用另一个断点。 您可以更改调试器选项以释放其他断点。 使用默认选项时、我只能设置一个。 当我禁用所有可以使用断点的选项时、我现在可以设置2个硬件断点。
有关这些选项的更多信息、请参阅:
谢谢
Ki
理论上对可用软件断点的数量没有限制。 但是、您不能在闪存中设置软件断点
[引用 userid="84708" URL"~/support/tools/code-composer-studio-group/ccs/f/code-composer-studio-forum/1014632/error-occurred-when-setting-more-than-1-hardware-breakpoint-on-cm-core-of-f28388s/3752636 #3752636">如果是、硬件断点与软件断点之间的区别是什么? 谢谢![/引述]请参阅:
https://software-dl.ti.com/ccs/esd/documents/users_guide/ccs_debug-main.html#breakpoints
谢谢
Ki
请参阅我之前的评论:
[引用 userid="2210" URL"~/support/tools/code-composer-studio-group/ccs/f/code-composer-studio-forum/1014632/error-occurred-when-setting-more-than-1-hardware-breakpoint-on-cm-core-of-f28388s/3751872 #3751872"]如果只能设置一个断点、则调试器可能会静默使用另一个断点。 您可以更改调试器选项以释放其他断点。 使用默认选项时、我只能设置一个。 当我禁用所有可以使用断点的选项时、我现在可以设置2个硬件断点。
有关这些选项的更多信息、请参阅:
[/报价]谢谢
Ki
每个硬件断点都使用一个片上调试资源。 每个 CPU 只能使用有限数量的 CPU。 每个 CPU 和每个器件的可用总数量可能有很大差异。 在可用资源数量与成本和物理尺寸开销之间存在折衷。 C28x 通常仅支持2个硬件断点。 但是、F28388等最新的28x 器件具有新的 ERAD 模块、可大幅增加硬件断点数量(从2个增加到10个)。 更多详细信息、请参阅 www.ti.com/.../tms320f28388d.pdf 第266页。 但是、这仅适用于 F28388的 F28x CPU。 F28388的 M4似乎只有2个。 我在数据表中找不到这一点、但根据我的测试、我只能将最大值设置为2。 您可能需要与一些28x 硬件专家确认、以确保正确。
希望这种解释有所帮助
Ki
ARM Cortex-M4处理器技术参考手册修订版本 r0p1 表示 FPB (闪存补丁和断点单元)作为完整单元或精简单元提供。 其中精简单元仅具有 两个指令比较器。 因此、应怀疑 tms320f28388d M4已配置了更少的 FPB。
ARMv7-M 架构参考手册中描述的闪存补丁控制寄存器(FP_CTRL) 具有 NUM_CODE 位、该位报告 Cortex-M4内核中配置的指令地址比较器的数量。
如果您使用 DAP 读取地址0xE0002000处的 FP_CTRL 寄存器、则应能够确认配置的断点数量。
我没有 tms320f28388d 可以尝试。
切斯特一如既往地正确。 读取 F28388D 的 FP_CTRL 时、可以看到支持2个。
谢谢
Ki