• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 182 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] 编译器/AM5726：OCMC_RAM1、2、3在两个内核之间共享

admin
Guru**** 2979400 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/code-composer-studio-group/ccs/f/code-composer-studio-forum/940257/compiler-am5726-ocmc_ram1-2-3-sharing-between-two-cores

器件型号：AM5726

工具/软件：TI C/C++编译器

例如、如果我有2个内核(A15_0和 DSP1)、以 A15_0的 cfg Program.sectMap["heapMemSlowSection"].loadSegment ="OCMC_RAM1"为单位、并在 DSP1的平台包中为单位  

OCMC_RAM 是每个内核的 RAM 还是所有内核的通用 RAM、我需要通过内核之间的地址仔细分配、以便不存在重叠？ 谢谢。

  • 0
    TI__Guru**** 2979400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    OCMC RAM 位于 L3互连上并由所有内核共享。

    此致、
    斯坦利

  • 0
    TI__Guru**** 2979400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢、下一个问题是、在 app.cfg + RTSC 中管理多个内核的存储器分配的建议方法、因此只有更改点且没有重叠？

    谢谢、

    Vadim

  • 0
    TI__Guru**** 2979400 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    没有具体的方法可以做到这一点。

    我们只对存储器进行静态分区、每个内核使用存储器的不同部分。