[参考译文] CCS/TMDXIDK5718：硬件断点未出现#39；t 正常工作

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/code-composer-studio-group/ccs/f/code-composer-studio-forum/755067/ccs-tmdxidk5718-hw-breakpoints-don-t-work

器件型号：TMDXIDK5718

工具/软件：Code Composer Studio

你(们)好

我在 IDK571上使用 Linux SDK 5.1。开箱即用的硬件和软件。

在调试符号处于活动状态的情况下构建 U-boot SPL。

连接到 USB JTAG XDS200

Code Composer Studio：版本：8.2.0.00007

密切关注 TI 关于使用现有 makefile 将 U-Boot SPL 编译为工程的视频培训。

在调试配置/源中添加了 U-boot 路径作为相对于源文件夹的路径。

使用0x4030'0000作为 PC 起始地址。

我可以在 SPL 中单步执行 C 代码和汇编代码。源代码和反汇编代码均同步。我还可以单步进入 C 模块、源文件会自动打开。

问题是它不会在硬件断点停止：

如果我在"Disassembly"窗口中激活 HW BP、我将获得一个新的 BP、如所示。

如果我在源窗口中执行同样的操作，则会弹出“Breakpoint manager”窗口，显示它无法添加断点。

如果我运行代码、CPU 不会停止。我在不同的位置尝试了断点：C 代码、反汇编等不起作用

添加观察：在反汇编窗口中、有时会显示错误代码。上面的示例显示的是第349行(正确)、然后是第439行、spl_board_init (错误)。

我该怎么做？是否有任何应关闭的优化？

此致、Chris

6 年多前

0 admin 6 年多前

TI__Guru**** 2393915 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Chris：
首先、我想让您尝试更新到 CCSv8.3.0。在 GCC 编译的代码中设置源代码级断点时修复了一些错误(我假设您使用的是 GCC 编译器)。

另请注意、A15上的硬件断点存在已知问题。但它通常是 A15 SMP 调试的问题。听起来不像您受到这种影响... 然而。请注意、此问题在 CCSv8.3.0中未修复、但将在明年2月的仿真更新中修复。此问题的跟踪 ID 为：DBGTRC-4331

谢谢
Ki

0 admin 6 年多前

TI__Guru**** 2393915 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

谢谢、现在工作正常。但仅具有 SW 断点。
仅当我在"Disassembly"窗格中设置 SW 断点时。

BR、Chris

Code Composer Studio™︎（参考译文帖）

Code Composer Studio™︎（参考译文帖）(Read Only)

[参考译文] CCS/TMDXIDK5718：硬件断点未出现#39；t 正常工作