[参考译文] CCS/BeagleBoard-X15：在不同内核中运行两个不同的代码

Chaitanya、

为多核器件创建工程时的一个常见问题是确保它们不使用相同的内存。

例如、如果在两个项目上将代码分配给外部 DDR、则必须在链接器脚本文件中分离它们的内存段、以便它们不会重叠。 否则、当另一个内核正常运行并修改变量、跳转到例程等时、您可能最终锁定一个内核

假设您的项目使用预安装的链接器脚本文件、则必须在每个 AM572x.lds 文件的顶部修改条目以分隔它们的存储器：

内核0：
存储器
｛

OCMC_RAM1：o = 0x40300000、l = 0x00080000 // 512KB L3 OCMC RAM1 *
OCMC_RAM2：o = 0x40400000、l = 0x00100000 // 1MB L3 OCMC RAM2 */
OCMC_RAM3：o = 0x4050000、l = 0x00100000 // 1MB L3 OCMC RAM3 */
DDR0_0： O = 0x80000000、l = 0x20000000 // 512MB 外部 DDR 组0 */
DDR1 _0： O = 0xC0000000、l = 0x20000000 // 512MB 外部 DDR 组1 */

｝

内核1：
存储器
｛

OCMC_RAM1：o = 0x40300000、l = 0x00080000 // 512KB L3 OCMC RAM1 *
OCMC_RAM2：o = 0x40400000、l = 0x00100000 // 1MB L3 OCMC RAM2 */
OCMC_RAM3：o = 0x4050000、l = 0x00100000 // 1MB L3 OCMC RAM3 */
DDR0_1： O = 0xA0000000、l = 0x20000000 // 512MB 外部 DDR 组0 */
DDR1_1： O = 0xE0000000、l = 0x20000000 // 512MB 外部 DDR 组1 */

｝

在文件的其余部分、您必须将 DDR0条目替换为上面相应的段(DDR0_0或 DDR0_1、具体取决于内核)。

有关链接器文件上存储器段的其他详细信息、请参阅：
processors.wiki.ti.com/.../Linker_Command_File_Primer

希望这对您有所帮助、
拉斐尔