• 状态 Resolved
  • 已锁定 已锁定
  • 个回复 9 个回复
  • 名订阅用户 1 名订阅用户
  • 次查看 517 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] am243x -启用高速缓存

admin
Guru**** 1860360 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/code-composer-studio-group/ccs/f/code-composer-studio-forum/1311474/am243x---enable-cache

您好！

我使用的是 am243x-EVM。

我想从启用了缓存的 DDR 执行我的程序。

这是我的 syscfg 图片。

我注意到、在第一个条目中、似乎没有缓存、

我应该删除它或以其他方式定义吗?

谢谢。

Eli

  • 0
    TI__Guru**** 1860360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eli：

    MPU ARMv7中的 MPU 条目覆盖以前的条目。 例如、第一个条目(区域0)将2GB 地址空间从0开始设置为"严格排序"。 第二个条目(区域1)将从0开始的32KB 地址空间设置为"缓存"。 由于第二个条目会覆盖第一个条目、因此从0开始的32KB 将设置为"Cached"。 从0x8000开始的2GB-32KB 地址空间的其余部分将保持其"严格排序"。 此规则按顺序适用于条目3至6。

    此致、

    明  

  • 0
    TI__Guru**** 1860360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Ming：

    抱歉双问题-再次按下帖子

    因此，如果我对 DDR 区域0x8000000进行缓存，这是否意味着从 DDR 执行的程序使用缓存？

    我想我应该看到一些行、如 CacheP_init (..  司机里的某个地方！

    我对  可加快性能的高速缓存感兴趣。

    也许我还应该 添加一些标志来优化代码的速度?

    谢谢。

    此致、

    Eli

  • 0
    TI__Guru**** 1860360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eli：

    可以。 如果将 DDR 设置为缓存模式、则 ARM 内核将自动使用高速缓存(32KB)和高速缓存(32KB)以利用代码或数据局域性。 您无需添加任何标志。

    CacheP_xxx 可用于明确强制特定高速缓存操作。

    此致、

    明

  • 0
    TI__Guru**** 1860360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Ming：

    如何检查 DDR 是否确实处于高速缓存模式？ -(是否有任何注册或其他东西?)

    谢谢。

    此致、

    Eli

  • 0
    TI__Guru**** 1860360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Ming：

    我找到 CacheP_getEnabled ();函数-返回缓存模式。

    我得到值3，如果我正确，则意味着 L1缓存已启用。  

    #define CacheP_TYPE_L1P (0x0001u)/**< L1程序缓存*/
    #define CacheP_TYPE_L1D (0x0002u)/**< L1数据缓存*/

    #define CacheP_TYPE_L1 ((CacheP_TYPE_L1P)|(CacheP_TYPE_L1D)/**< 所有 L1高速缓存 */

    如何同时启用二级高速缓存？

    谢谢。

    此致、

    Eli

  • 0
    TI__Guru**** 1860360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eli：

    AM243x 上没有 L2高速缓存。

    此致、

    明

  • 0
    TI__Guru**** 1860360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Ming：

    有任何 DDR 加速器吗？

    其它加速器？  

    谢谢。

    此致、

    Eli

  • 0
    TI__Guru**** 1860360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Eli：

    否、但 Icache (32KB)和 Dcache (32KB)除外。

    此致、

    明

  • 0
    TI__Guru**** 1860360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Ming：

    谢谢。

    此致、

    Eli