[参考译文] R5F 内核实时调试

您好！

很抱歉延迟了响应。 该线程是在我度假时分配给我的。

[quote userid="590358" url="~/support/tools/code-composer-studio-group/ccs/f/code-composer-studio-forum/1422072/r5f-cores-real-time-debugging 客户想要使用 CCS 12.8.实时调试 J784S4 EVM 上的 r5f 内核

对 R5实时存储器访问的支持需要特定的器件支持、而目前并非所有器件都支持该支持。 该依赖关系是硬件和软件的组合。 我将此主题提请器件专家注意、他们可以进一步评论。

谢谢

Ki

您好！

介绍了如何在 J784S4 EVM 上启用 CCS：  7. J784S4的 CCS 设置—Processor SDK RTOS J784S4

据我所知、除了 CCS  v12.4中描述的内容外、还不会启用其他 CCS 功能。   

此致、

kb

尊敬的 Ki：

对 R5内核进行实时存储器访问是否存在硬件限制？

谢谢。

您好！

R5内核具有一些实时非侵入式调试辅助、但它将缺少一些 TI DSP 中常见的辅助工具。  DSP 有专用的实时模式、在这些模式中、高优先级标记的中断能够继续运行、或者指令可以注入到开放的执行中、从而减慢速度。 Cortex-R5没有这些功能。 一些 M 内核 MCU 还具有一些独特的实时功能。

R5的 TCM 可在运行时读取、而无需停止内核、因为它们是双端口的。 用户必须使用慢速 SOC 访问路径和地址(请参阅 TRM 存储器映射)、而不是本地编程的快速 TCM 地址。  由于系统地址和本地地址不同、如果要查看变量的符号、则需要在符号加载时使用偏移量、或者使用"dpremap"命令像 TRACE32这样的工具将其修复。  R5还提供允许运行时间跟踪的 ETM 跟踪。  ETM 单元可以进行即时检查、以便在变量具有特定值时允许诸如"Break"之类的操作。   也可以使用 SOC 的 DAP (使用 CBA 桥的 coreSight axi-ap)在运行时查看 OCMC 或 DDR 等外部存储器。  这样可实现对外部存储器的运行时间监控。  如果 R5的非缓存或直写寄存器具有其存储器属性、则该功能足够好。  DAP 无法进入 R5缓存、因此如果回送在使用中、该值可能会在调试器看到过时。  一些用户已经尝试了定期缓存刷新以使非侵入式调试成为可能。

我在办公桌上放了一个调试器、快速地尝试了一下快速插入断点。  这似乎起作用。  我将附上一个简短的视频。  R5确实会在调试器能够到达的路径上导出其部分内部状态。  与平台上的"A72"相比、R5在这方面具有"局限性"。  例如、R5 PMU 计数器只能在运行时访问、对于2个 ETM 计数器、 其他 PMU 计数器需要一个处理器暂停、而在 A72上、它们都可以在运行时读取。  ARM 的 R5 TRM 的确描述了这些特性。

每个调试工具将根据给定的 CPU 硬件导出和使用的软件驱动程序提供不同级别的支持。

e2e.ti.com/.../r5_5F00_runtime_5F00_break_5F00_2024_2D00_10_2D00_25_5F00_14h22_5F00_48.mp4