请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DL2500 主题中讨论的其他器件： TSW14DL3200EVM
工具与软件：
您好！
我们已将 ADC12DL2500连接到 FPGA UltraScale+、并使用与 EVM 上相同的时钟。 我们在不同温度、PLL 时钟设置和电源电压负载下使用各种 UPAT 模式验证了数字接口。 数字图形始终按预期加载到 FPGA 中。 因此、从 ADC 到 FPGA 的数字接口似乎是稳定的。
当我们仅将 ADC 寄存器0x0205从0x11更改为0x02以进入模拟图形模式时、我们开始看到问题。 它在数据中表现为大尖峰。 看似 是由 LVDS 位延迟捕捉导致数字位翻转引起的。 我们尝试了2.5Gsps 和1.0Gsps、但问题仍然存在。
我们对 FPGA 进行了广泛验证、认为 FPGA 工作正常。 因此、我们怀疑它在进入模拟模式时来自 ADC。
我们还可以尝试其他什么方法来解决此问题吗？
此致！
