主题中讨论的其他器件：TSW14J58EVM、ADC12QJ1600
工具/软件：
尊敬的 TI 团队：
我正在使用 TSW14J58EVM 和 TSW14J58板、通过 TI JESD240 IP 实现 JESD204C 协议。 我使用 ADC12QJxx00 GUI (2021年3月30日的版本1.2)对 ADC 进行编程(板载振荡器、FS=1000MSPS、JMODE8)、但 TRIGOUT 时钟输出不稳定(因70 -79 MHz 而异、而不是我期望 RX_DIV=32的386.71875MHz)、FPGA MGT QPLL 从不锁定。 在 GUI 上检查 ADC PLL 时未锁定(V=3、P=4、N=20)、RX_DIV 固定为64。
我也尝试了 python 脚本。 我对其进行了修改以获得 SN、输出如下所示：
**************************************************************************************
使用定义的属性初始化 ADC12QJ1600实例
GOT 初始位
ADC 器件初始化成功完成
ADC 已准备好编程
**************************************************************************************
**************************************************************************************
使用定义的属性初始化 ADC12QJ1600实例
GOT 初始位
ADC 器件初始化成功完成
ADC 已准备好编程
**************************************************************************************
P = 2、V = 4、N = 20、FVCO = 80000000.0
将 ADC 的 JMODE 设置为8
P = 2、V = 4、N = 20、FVCO = 80000000.0
将 ADC 的 JMODE 设置为8
已完成
但我看不到 TRIGOUT 时钟输出频率发生任何变化。 我甚至不知道脚本是否有效、因为我尝试执行一些单个寄存器读取操作、并且始终返回255。
我还注意到、在载板上、PLLREFO 时钟根本不路由。 在这种情况下、根据 TI204C-IP JESD FPGA IP 用户指南6.4.7、我必须使用板载振荡器生成 free_running (125 MHz)和系统时钟(12.375/33= 375 MHz、线路速率为12.375Gbps、64b/66b 和32位)。
请帮我解决这个问题。
提前感谢您、
Panos
