[参考译文] ADC12QJ1600：将 JESD 通道从另一个 ADC 连接到同一 GTH 四通道

admin

Other Parts Discussed in Thread: ADC12QJ1600, LMK04828

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1500464/adc12qj1600-connect-a-jesd-lane-from-another-adc-to-the-same-gth-quad

器件型号：ADC12QJ1600
主题： LMK04828中讨论的其他器件

工具/软件：

尊敬的 exparts：

我们考虑以下配置：

ADC12QJ1600 (8通道) x2和 GTH 收发器(FPGA 侧) x3。

如果我们使用6通道传输(JMODE 6)、我们可以通过分配每个通道来对其进行配置、如下表所示。

挑战	GTH 四通道	使用的通道数
ADC 1	四通道1.	4个通道
ADC 1	四通道2.	2个通道
ADC 2.	四通道2.	2个通道
ADC 2.	四通道3.	4个通道

在这种情况下、四通道2由两个 ADC 共享。我认为有必要注意通用时钟(GTH 四通道 PLL)和 SYSREF 同步设计。

问：是否有任何技术问题？在这个设计中、我们应该关注什么？

此致、
Hiromu

5 个月前

0 admin 5 个月前

TI__Guru**** 2377470 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Hiromu、

是的、您可以在单个四通道上共享不同 ADC 的 JESD 通道。如果要执行此操作、必须确保 Xcvr 基准时钟与两个 ADC SERDES 通道相干、此外、您必须将 sysref 路由到两个 ADC 以同步它们。

如果他们计划使用 ADC 内部 PLL、情况就会变得更加复杂、因为他们必须为 ADC PLL 选择一个基准、以便对 ADC 的系统参考信号进行相干采样。

谢谢、

Eric

0 admin 5 个月前

TI__Guru**** 2377470 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Eric、

在这种情况下、理想的配置是通过一个时钟发生器为 GTH 时钟、ADC 时钟(无 PLL)和 SYSREF 供电。是这样吗？

Unknown 说：
他们必须选择能够对 ADC 的系统参考信号进行相干采样的 ADC PLL 基准。

我们如何正确选择基准？是否有任何好的文档可以帮助您更好地了解这一点？

此致、
Hiromu

0 admin 5 个月前

TI__Guru**** 2377470 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Hiromu、

是的、最简单的做法是从单个时钟芯片对所有时钟进行路由。例如 LMK04828。这里没有任何好的文档、这取决于客户想要使用的采样频率以及他们选择的 ADC 的 JMODE。此外、如果他们考虑对所有 ADC 使用单个时钟芯片、那么他们可能会更容易在与内部 PLL 相反的外部生成采样时钟、但这是他们必须评估的问题。

谢谢、

Eric

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADC12QJ1600：将 JESD 通道从另一个 ADC 连接到同一 GTH 四通道