• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 55 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12QJ1600：ADC12QJ1600

admin
Guru**** 2365020 points
Other Parts Discussed in Thread: ADC12QJ1600
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1514188/adc12qj1600-adc12qj1600

器件型号：ADC12QJ1600

工具/软件：

您好：

在以1GHz 采样率使用 ADC12QJ1600时、我们遇到了问题：

当驱动使 ADC 饱和(1.5Vpp)的高电平信号时、我们得到

  • 数据损坏- 4个输出突然松动相位 连接。

 可以访问 elaborate.e2e.ti.com/.../ADC12Qj1600.pdf  

此致、

Giora

  • 0
    TI__Guru**** 2365020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Giora：

    您能给我们提供更多背景信息吗？ 随附的 PDF 实际上没有太多说明。

    因此、ADC 的模拟输入范围太大、在此期间 JESD 链路会丢失吗？

    此外、您使用的模拟输入频率范围是多少？

    使用的 JMODE 和采样率是多少？

    THX、

    Rob

  • 0
    TI__Guru**** 2365020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Rob、

    至于您的问题：

    -是的,我们超出了 ADC 输入的范围。

    -是的,在此期间 JESD 链路丢失,并在降低信号输入后保持这样的状态。

      我们有四个信号输入,它们 在其中一个通道饱和时相位对齐(使用 sysref )

      与其他三个信号异相。

    -我们使用 JMODE 8 64/66B。

    - BW 是~Ω 80MHz (驱动 ADC 从 LMH34201通过10欧姆电阻器和47pf 电容器在 ADC 输入端。

    - ADC 输入端的信号是一个脉冲~ 10ns 宽度,振幅的一半,上升和下降时间为~ 7ns 在10kHz 速率下。

    -采样时钟为1GHz。 ADC 的输入时钟是125MHz 差分时钟 OSC。

    此致、

    Giora

  • 0
    TI__Guru**** 2365020 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Giora：

    关闭此帖子并将其脱机。

    请留意我的电子邮件。

    此致、

    Rob