• 状态
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 23 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC81401：电源时序

admin
Guru**** 2364370 points
Other Parts Discussed in Thread: DAC81401
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1517495/dac81401-power-supply-sequencing

器件型号：DAC81401

工具/软件：

尊敬的 Sirs：

我们设计了一个电路、其中采用了5个 DAC81401 (菊花链配置)、+21.5V/-21.5V AVDD/AVSS 和+5V (IOVDD 和 VDD)、其中+5V 源自+21.5V PS。

我们现在有2次使用不同的电源、这是一个事件、即所有 DAC 在上电后都会在 AVDD 线路上消耗过多的电流。

我们想知道当两个模拟电源都接近 limit.e2e.ti.com/.../IPA_5F00_DaisyChain_5F00_ThiemoBaumann_5F00_20250319_5F00_Schema.pdf 最大值时、是否需要在电源时序中采取任何特殊的预防措施

  • 0
    TI__Guru**** 2364370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Hansjurg：

    这根本不是预期结果、对于此器件、没有电源时序要求。  

    在我提供帮助之前、请提供下面提到的详细信息-  
    1.这种现象是发生在 单板上还是发生在多板上?
    2、发生这种大电流现象时,电源顺序是什么?
    3.您是否尝试过检查是否降低电源 AVDD/ASS 值？

    如果可能、请务必共享布局文件。

    谢谢、
    Sanjay


  • 0
    TI__Guru**** 2364370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sanjay：

    1.:到目前为止,我们只有 一个原型板,目的是生产不到10块 PCB(实验室在大学使用)

    2.：我们第一次使用具有3路输出的实验室电源和一个电子使能开关、这两个开关同时打开全部3个(AVDD=21.5V avss=-21.5V；IOVDD=5V)使用的电源。 可能是接地连接会间歇性接触、至少我们认为这是一个可能的原因。 在此事件中、所有五个 DAC 都发生了故障。

    第二次我们使用家用构建的双线性 PS、确保在加电时它不会过冲并在+-21.5V 处保持电平。 5V 随后从+21.5V PS 获取、如原理图中所示。 在此处、+-21.5V 电源在大约10个电源半周期(100ms)内上升、大约10 ms 之前会施加+5V。 由于我们将数字隔离器 用于 SPI 总线信号、因此可能存在一种情况、即隔离器的初级侧未供电、次级侧与 IOVDD 相差+5V 且 SPI 线路将默认为"高电平"。  这次只有菊花链中的第一个 DAC 发生故障。

    3.:在使用实验室 PS 进行固件开发期间,我们使用+-15V 作为 AVDD 和 AVSS ,这是有效的。 但最终 PCB 必须在 DAC 输出端采用+-20V 的电压。

    布局文件已附加。

    我询问的原因是数据表在电源时序方面未引用 AVSS。 由于下一步是对原型 PCB 进行修订、因此如果我们以"更好"的方式施加功率、我们就可以轻松实现更改。 例如、我们可以为 IOVDD 使用降低的电压。 我将确保使用默认为"低"的隔离器。

    欢迎您提出更多建议：)

    此致、

    Hansjürge2eti.com/.../ipa_5F00_daisy_2D00_chain_5F00_Kupfer-TOP_5F00_GND_5F00_VCC_5F00_BOT.pdfe2e.ti.com/.../ipa_5F00_daisy_2D00_chain_5F00_Print.pdf

  • 0
    TI__Guru**** 2364370 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的  Hansjurg：

    感谢您的详细信息、这对您有很大帮助。  

    根据设计、器件不需要任何电源时序、我们通过了电源时序验证。 我认为、高压电源一定会过冲。  

    以下 是我的建议 、可确保您的设计稳健-  
    1、首先为 AVDD/AVSS 上电>>下一个 VDD >>下一个 IOVDD、最后为+5V_Dig 隔离器电源上电。
    2.您可以在电源轨的路径中添加铁氧体磁珠,这将有助于减少高频干扰。  

    其他的东西看起来对我来说还可以。

    如果可能、请在您观察到高电流问题的测试条件下探测电源。 这是为了确定这是否是 DAC81401真正的问题。

    谢谢、
    Sanjay