[参考译文] TPS40304：TPS40304的原理图审阅

张亮 

您可以使用 TPS40304产品文件夹中的 Excel 工具来评估环路补偿( https://www.ti.com/tool/download/SLUC263) 

您将需要输出电容器的 ESR。  由于没有陶瓷输出电容器、我会担心纹波电压。  

原理图上的反馈：

1)您可能需要查看 Q44和 Q45的选择。  在如此低的占空比(12V 至0.772V)下、为高侧和低侧开关选择相同的 MOSFET 不太可能得到优化、因为这两个开关主要由不同的寄生效应决定。

仅在7%的时间内承载电流的高侧开关 Q44具有由栅极(HDRV)和开关节点的上升和下降时间定义的开关损耗主导的损耗。  这往往倾向于选择具有较高 Rdson 和低栅极电荷的高侧 MOSFET。

低侧开关 Q45在其他93%的时间内承载电流、其损耗主要由导通损耗和栅极驱动损耗决定(栅极驱动由 LDO 从12V 输入产生、因此其损耗等于(12V x Qg x Fsw)和导通损耗、因此它通常倾向于比高侧 FET 更低的 Rdson。  根据 R634公式、电流 MOSFET Rdson 似乎是16mΩ、在17A 时的功率损耗为4.3W、可能远高于该值。

2)选择方程似乎不正确。  对于17.68A 的最大电流、我建议最小 OC 阈值为23A、而 Iocset 是 OCSET 引脚9.5 10.5μA 的电流源、而不是所需的 OC 电流。  此外、您需要包含电流检测失调电压、该失调电压可能为-8mV

[(23A - 2.7A)* 16mΩ-(-8mV)]/(2 * 9.5μA)= 17.5kΩ

如果更改低侧 MOSFET、请确保更新 Rdson。

3)在360 - 580mV 的高侧导通时间内、VDD 和 SW 之间有一个高侧短路保护钳位。  当16mΩ 的 Rdson 和峰值纹波电流为17.68 + 2.7A = 20.38A 时、在高侧 MOSFET 上产生326mV 的峰值压降、MOSFET 的自发热或 VDD 引脚和高侧 MOSFET 的漏极之间的电压差没有太大的裕度。  为避免提前触发短路保护、您可能需要考虑采用较低的 Rdson 高侧 MOSFET、并精心布局 VDD 至 MOSFET 漏极连接。

4)为什么在 PGOOD 上同时连接3P3V_S5并使用10k 电阻器和100k 上拉电阻器？

如果 PGOOD 上拉至另一个电源轨、则无需将其连接到 BP。

5)检查 R1083的封装尺寸和功耗能力。  在每个开关周期、C863 (3.3nF)将充电至12V、放电至 GND。  R1083将耗散285mW 的功率、这将需要相当大的电阻封装来避免过热。  您可能也不需要3.3nF 的缓冲电容。  通常、该缓冲电容器随 MOSFET 的输出电容和布局而变化。  您可以使用此工具来帮助优化它。

e2e.ti.com/.../Snubber_5F00_Calculations.xlsx 

如果需要考虑振铃、则可以通过更改 R636和 R637来调整开关节点上升沿和下降沿、与添加缓冲器相比、对效率和功率损耗的影响更小。  如果除了50MHz 漏源电压应力之外、高频噪声(MOSFET - 250MHz)是一个问题、您可能还需要一个串联 SW 电阻器以及一个 BOOT 和 HDRV 电阻器。  这将提供对 SW 上升沿和下降沿的额外控制。

如果振铃是一个问题、我还建议在 Q44漏极(VIN)与 Q45源极(GND)之间添加一个小型(0201或0402) 2.2-4.7nF 陶瓷电容器 。该电容器应具有与在 SW 节点上观察到的振铃频率相匹配的自谐振频率、以获得出色性能。

确保 PGD_1P8V_S5上没有外部上拉电阻。  TPS40304的 EN/SS 引脚不设计为具有任何外部上拉电阻、EN/SS 引脚上的外部上拉电阻可能会与运行中断。  PgD_1P8V_S5必须是开漏连接。