请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS4222EVM Thread 中讨论的其他器件： CDCE72010、 THS4509、 ADS4222
工具/软件：
TI 团队大家好、
我当前正在评估为 LVDS 输出配置的 ADS4222EVM。 为了与 Xilinx Kintex UltraScale+ FPGA 板连接、我开发了一个定制连接器板、该连接器板将 LVDS 信号从 EVM 上的 J8 (QTH)连接器路由到 FPGA 的40引脚接头。 在 FPGA 上、我实施了 SystemVerilog 代码来反序列化 LVDS 数据并将其转换为 AXI 流。
为了进行测试、我计划在 ADC 中输入正弦波并通过 FPGA 验证输出。 可以使用200 MHz 信号发生器。
我希望得到以下方面的指导：
-
时钟输入配置：
-
ADC 时钟输入的建议参数是什么(例如波形类型、振幅、偏移等)
- 关于板载 CDCE72010时钟的见解(我不计划将其用于初始测试)
-
-
用于 ADC 测试的正弦波输入：
-
正弦波输入应该具有什么幅度、频率和偏移、才能有效地测试 ADC 并验证 FPGA 的反串行化逻辑？
-
-
EVM 配置：
-
除了根据用户手册设置 LVDS 输出的 EVM 外、我还应该了解其他配置或跳线设置吗？
-
在外部应用正弦波输入之前、是否有任何测试模式或模式可以促进初始验证？
-
-
可视参考：
-
如果任何人具有配置为 LVDS 输出的 ADS4222EVM 设置、您能分享您的电路板照片吗？ 这将帮助我验证硬件设置。
-
此外、GUI 配置的屏幕截图非常有助于确保我的设置符合建议的做法。
-
我们非常希望为确保可靠的测试提供任何见解或建议。
非常感谢您的帮助。
此致、
Danidu。
