Thread 中讨论的其他器件： THS4541、 TPS6521905
工具/软件：
我们对此感到困惑和沮丧。 ADC3910D125 会返回出现明显噪声的高频信号的数据、其中振幅约为 A/D 满量程值的 15%、而该信号应该显示一条有一些噪声的平坦线。 以下是详细信息：
- 来自 THS4541 差分放大器的直流耦合差分信号与 ADC3910D125 评估板一样连接、不同之处在于输出是一个简单的单极滤波器（（ADC 引脚上的差分对上有两个 27 欧姆电阻器和一个 22 pF 电容器）、我们的放大器具有更高的 4.75X 增益。
- 来自 Xilinx FPGA 的 100MHz 采样时钟、直流耦合（我们的布局人员混乱并通过 ADC 而不是 FPGA 放置终端电阻，但信号看起来稳定）
- 外部 REF35120 电压基准、Vref 引脚上连接到 ADC、电容为 10uF 和 0.1uF、NR 引脚上电容为 1uF
- IOVDD 引脚 1.8V 电源上的 10、1 和 0.1uF 电容器、来自除 1.8V AVDD 之外的单独 LDO
- 为 AVDD 电源引脚提供两个 0.1uF 电容器
我们已经验证了 FPGA 的数字接口与斜坡和反相 ADC 数据模式配合良好。 并且 DDR 总线上的两个通道在 FPGA 中正确地进行了多路信号分离。 我们使用逻辑分析仪来验证我们看到的数据实际上位于 ADC 的总线上。
我们看到的神秘信号始终是相同的振幅（在 10 位模式下约 160 个计数）、大致以我们期望的位置为中心。 我们可以通过 DAC 驱动 THS4541 差分输入的一个桥臂（差分对的另一侧是单端示波器输入，该输入在这些测试中接地）来施加输入偏移、并按预期提高和降低信号。 除了,我们会期望看到一条相对平坦的线有一点点噪音,而不是 160 计数的振幅！.
就得到这样的结果：即使我们在 ADC 引脚旁边的电容器上用焊锡 blob 对差分对进行短路、神秘信号仍然是相同的。 振幅没有变化。
在 100MHz 下采样时、一个电路板似乎具有有噪声的 2 –3MHz 信号、但我们认为这可能是混叠信号、因为当我们尝试来自 FPGA 的其他采样时钟 (110、90、80、70...) 我们可以看到更高的频率、但看起来像一个由大量噪声叠加的主粗正弦波。 在另一个 100MSPS 的电路板上、信号看起来更像 6MHz、但振幅也相同。
我们研究了 Vref、AVDD 和 IOVDD 线路（使用 200MHz 示波器，因此我们可能会错过一些东西）并看到一些噪声、但没有足够大或足够规律地解释我们在数据中看到的巨大信号。
我们的配置设置非常简单。 我们复位 ADC、然后将寄存器设置为使用外部电压基准、并在输出数据总线上切换到偏移二进制而不是二进制补码格式。 就是这样！ 在二进制补码模式下、该信号仍然很明显、但其格式不同。 并且设置为使用内部电压基准不会有任何变化（尽管外部基准仍连接到引脚 17）。
我附上了 Excel 数据图。 正如我之前所说、即使我们短接差分输入、数据的幅度和形状也是相同的。 因此它会以某种方式在 ADC 内部生成。
请帮助！ 我们无法解释为什么 ADC 似乎在生成我们在输入上看不到的数据中的该信号。
