工具/软件：
您好、
我们在下面的屏幕截图中观察到了以下尖峰。 当我们执行 复位（紫线）时、会出现尖峰、我们移除+5V 电源（绿色）和–5V（黄色）。 在一些提到的 DAC 和某些通道上、我们会在正常放电至 0 时增加一个正 0.7V 尖峰。
绿色：在 TI DAC 上为+5.0VA
紫色：TI DAC 上复位
洋红色： 一些 DAC 输出中存在尖峰
黄色：在 TI DAC 上为–5.0VA
我们 在+5V 电源轨上添加了一个与 10uF 电容器并联的 100 Ω 电阻器、这似乎可以解决尖峰的问题、但由于电流消耗较高、我们正在寻找更好的解决方案。 您以前是否观察过类似的行为、如果观察到、如何解决？
上图显示了下拉复位和电源开启时的 DAC 瞬态。
绿色是+3.3V 电源（AMC7836IPAP 上的 IOVDD 引脚）。
紫色信号是反相复位信号 (AMC7836IPAP 上的引脚 2)
洋红色 为–5V（AMC7836IPAP 上的 AVEE 引脚）
黄色是 DAC 9 输出 AMC7836IPAP)
以上是所请求的图、其中~Ω RESET 引脚连接到+3.3V 电源、并且我们的电路板已断电。
你好、Erin！
感谢您的答复。 下面是我们使用的 AMC7836IPA 的原理图。
该用例的一些详细信息：
1、我们使用 DAC 输出 0 至 13 (DAC0 至 DAC13) 为 GaAs HEMT 提供栅极。
2.我们仅使用负电压范围（–5V 至 0V)
3.我们不能为 GaAs HEMT 提供高于+0.2V 的正电压,因为这种正向偏置栅极,这会导致 GaAs HEMT 性能下降。 上图中的正尖峰显示尖峰变为+0.7V。 这是因为 GaAs HEMT 的栅源结 开始钳制 TI DAC 输出。
4.我们注意到我们的一些电路板在 TI DAC 上不会出现尖峰。 我们注意到一些电路板确实会出现尖峰。 很难说受影响的电路板百分比是多少。
5、我们注意到、受影响的电路板上的正尖峰看起来有所不同。 我们知道、在一个电路板上、DAC9 和 DAC13 会受到影响。 在第二个板上、只有 DAC 14 受到影响。 在第三板 DAC6 上、DAC9 和 DAC13 受到影响。 我们正在测试更多电路板、并将更新结果。
6.我们还没有尝试更换操作板和受影响板之间的两个芯片。
7.我们尝试断开 GaAs HEMT 并检查受影响的未连接 DAC9。 尖峰仍然存在、这意味着它来自 DAC。
8.我们注意到温度起着作用。 冷态下的尖峰要大得多。 我们很快就会分享地块。
问题：
数据表中的图 119 和 120 显示了 DAC 提供容性负载时的瞬态响应。 GaAs FET 具有高阻抗（不确定是否为容性）。 这可能是原因吗？ 如果是、为什么不是所有 DAC 都具有相同的行为？
2.我们注意到可以通过在引脚 49 (REF CMP) 上添加 220uF 来抑制尖峰。 数据表需要 4.7 μ F。 如果我们可以将电容增加到 220uF、您能不能找到？ 我们对此做了什么？
2.广告
正如承诺的那样、尖峰会随温度而变化：
THOT (+85°C)：
Tcold（同一块板与上面相同的 DAC 输出）：
你好、Erin！
我们需要您帮助了解是否可以在 REF_CMP 引脚上添加 220uF 的电容？
如前所述、如果我们添加 220uF、则一个电路板上的尖峰受到控制。 请参阅下图：
余量：
冷态：
尖峰显示自身、但仍低于 0V、这对我们来说是可以的。
我们需要尝试更多板。 但请说明这是否安全！
你好、Erin！
还有一个关于 AMC7836IPAP 芯片的问题。 这与上述尖峰无关、但出于我们的一般理解：
我们注意到、对 DAC 自动范围至关重要的 AVssth 电平可能在–3.5V 和–1.5V 之间。
这是否涵盖了芯片间的差异？
这是为了歇斯底里吗？
例如、如果我们向 AVss 引脚施加–3V 电压（并且向 AVCC 施加+5V 电压）、自动量程的结果是什么？
是否所有芯片的 DAC 输出都设置为 0V 至–3V？
DAC 输出是否取决于芯片：一些在 0V 至–3V 之间、一些在 0V 至+5V 之间。
非常感谢您的答案、
Br Samo
尊敬的 Samo：
测试故障时、您的温度有多低？ 我假设原始问题是在室温下发现的？
我预计使用 220uF 电容器加载基准不会出现严重问题。 请注意、在此额外负载下、基准将需要更长的时间才能达到理想的 2.5V 电压。
关于一般信息：
阈值是芯片间差异的阈值、是的。 一般而言、预计最高 VSS 电压为–5V。 数据表中的此表显示了这一点。 如果您使用–3V VSS、自动检测可能无法按预期工作。 它可能取决于芯片、并且施加至少–3.5V 电压将保证所有 DAC 输出都设置为负范围。
谢谢、
Erin
你好、Erin！
这种情况是移除电源。 我们无法实施关闭序列、因为我们会立即松开微控制器。
我们测试的是以下配置：
1.我们将~Ω RESET 连接到电源并断电。 在这种情况下、复位保持更长的时间、但没有任何帮助。
~所有电源都保持打开状态,并且只从一个 uc 切换至零。 这种做法很好、但我们的情况并非如此。
您好、Paul！
下面是 REF_CMP 电压和 DAC 输出 (Vg12_LNA) 的示波图。
从之前的测量结果可以看出、在 DAC 出现正干扰之前的 5ms 内、复位会下降。
VREF_CMP 看起来很干净。
在正常运行期间、DAC 输出确实应被钳位到 VSS。 未定义 VSS 的下电上电情况如何？
如下文所述、这种行为在 DAC 和芯片间是随机的。
我还是责怪自动量子,但我不知道芯片的内部。 数字电源断电时、自动量程是否可以工作？ 是在模拟器件中实现的吗？
我们使用容性负载 — 更准确地检查下面的图像（虚线矩形中的东西在我们使用的 IC 内部，我们无法更改）：
您好、Paul！
电源在断电时不再有效。 自动范围的 Vssth（请参阅上表）为–3.5V 至–1.5V。 当 VSS 从–5V 斜降至 Vssth 时、如果该电路仍然能够执行 smth、则可能会发生自动范围。 我并不是说我百分百肯定这是根本原因、但我认为这还远远不能证明。
这是同一芯片上两个 DAC 输出的图。 首先是稳压器负载 (33 Ω+ 1uF)、其次是开路负载（移除了 33 Ω）。 
