• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 1 订户
  • 视图 46 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TSW14J58EVM：G12、G13、H31、H32 引脚的 I/O 设置 (XCKU5P FPGA)

admin
Guru**** 2484615 points
Other Parts Discussed in Thread: ADC12QJ1600, TSW12QJ1600EVM, TSW14J58EVM, THS4541

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1540104/tsw14j58evm-i-o-setting-for-g12-g13-h31-h32-pin-xcku5p-fpga

器件型号：TSW14J58EVM
主题中讨论的其他器件：TSW12QJ1600EVM、ADC12QJ1600、 THS4541

工具/软件：

尊敬的 exparts：

TSW12QJ1600EVM 数据表提供了使用 TSW14J58EVM 的说明。
TSW12QJ1600EVM 两个 ADC 的 SYSREF +/-分别连接到 FMC 连接器。 （G12、13、H31、32 引脚）  

TSW14J58EVM 侧的引脚 (G12、13、H31、32) 直接与 FPGA (XCKU5P) 相连。

您能告诉我这个器件的 I/O 设置吗？

此致、
Hiromu

  • 0
    TI__Guru**** 2484615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好的团队、

    您能支持这一点吗？

    Hiromu

  • 0
    TI__Guru**** 2484615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Hiromu、

    您可以查看 ADC 数据表中 ADC 系统参考输入的 Vcm 和 Vdiff pp、然后在 FPGA 端将其匹配。

    谢谢、

    Eric

  • 0
    TI__Guru**** 2484615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Eric、

    如果我们看到 FPGA (XCKU5P) 的数据表、似乎 LVPECL 输出不受支持。
    TSW14J58EVM 如何在无需外部缓冲器的情况下将右差分信号（例如 VID：>0.4V） 输入）输入到 ADC12QJ1600 系统基准输入？

    https://docs.amd.com/viewer/book-attachment/PukeDYQrenc5OUQpPyCC3A/fQq1e3qru~eHvPovjuU79g-PukeDYQrenc5OUQpPyCC3A

    此致、
    Hiromu

  • 0
    TI__Guru**** 2484615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Hiromu：

    您可以使用外部分压器来降低电压、从而使该接口正常工作。

    此致、

    Rob

  • 0
    TI__Guru**** 2484615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Rob、

    问题 1： 我们现在是否需要 FDA (THS4541)？ 如果我们选择 SUB_LVDS 输出、则 V_ocm 应下降 (0.9V =>0.3V)、但 V_OD 应增加 (0.15V => 1V)。
    问题 2：  首先、TSW12QJ1600EVM+TSW14J58EVM 甚至不包含分压器或 FDA。 为什么它可以正常运行？ 对我来说,这似乎很奇怪。

    此致、
    Hiromu

  • 0
    TI__Guru**** 2484615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Hiromu：

    问题 1：不需要。

    Q2：如果这是有效的、则电压电平相互兼容。 我只是检查以确保它们不高于 FPGA 的绝对最大值。

    此致、

    Rob

  • 0
    TI__Guru**** 2484615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Rob、

    ]我只需检查一下、确保它们不超过 FPGA 的绝对最大值。

    谢谢你。 请告诉我任何更新。

    在 e2e 主题之后、显示了  ADC12QJ1600 的 CLK±应使用 LVPECL 接口。 但如 XCKU5P 数据表所示、FPGA 输出仅支持 0.270Vpp（最大值，MIPI_DPHY_DCI_HS）。 该值低于 ADC12QJ1600 最小值 CLK±规格（最小 0.4Vpp)。 这就是为什么我感到困惑。 我应该真正使用 LVPECL 还是?

    https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1286907/adc12qj1600-sp-adc-clocking-techniques?tisearch=e2e-sitesearch&keymatch=ADC12QJ1600%252525E3%25252580%25252580LVDS

    以下陈述是否正确？：

    TSW12QJ1600EVM 和 TSW14J58EVM 的组合不符合 CLK+/-引脚的输入规格。 但正常运行。 不过、即使正常工作、在设计时也必须使用 LVPECL 接口以满足 ADC 数据表中的规格。

    此致、
    Hiromu

  • 0
    TI__Guru**** 2484615 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    关闭此帖子。 已通过电子邮件回复。