请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：DAC37J84主题中讨论的其他器件：DAC38J84、 ADC12QJ1600、
工具/软件：
尊敬的团队：
我希望此消息能帮您找到答案。
我目前正在使用 Texas Instruments 的 ADC12QJ1600AAV 和 DAC37J84IAAV 器件。 我查看了有关 SYSREF 和 FPGA 内核时钟计算的文档。 虽然我能够对 ADC 应用计算方法、但我想验证相同的公式或计算方法是否也适用于 DAC、尤其是用于确定 DAC37J84IAAV 的通道速率、SYSREF 和 FPGA 内核时钟。
您能否确认 ADC 和 DAC 的计算方法是否保持一致、或者我应该了解是否有任何差异？ 非常感谢您提供有关 DAC 和 ADC 的指导或任何相关文档或示例进行计算。
下面是在 JMODE = 0 中用于 ADC 的计算公式、可供您参考：
|
ADC 计算 (JMODE = 0) |
备注 |
|
|
串行器/解串器线速率 (fLINERATE) |
Fs×R |
Fs = 1GHz；R = 8； |
|
SYSREF |
(R×Fclk)/(10 × F×K×n) |
R×Fclk = fLINERATE；F = 8；K = 4 (K = 4：4：256)；n = 1； |
|
FPGA 时钟 |
fLINERATE/40 |
FPGA 时钟= 200MHz |
|
fLINERATE/80 |
FPGA 时钟= 100MHz |
|
非常感谢您的支持。
此致、
Liston
