工具/软件:
您好、
我们 在工程中使用 ADS8365。 我们使用了全部 6 个输入通道并短接了全部 3 个保持信号、并在一个时钟周期内将其设为低电平以开始转换。
我们 通过提供每个通道地址(不是在 FIFO 模式或周期模式下)逐个读取通道。
我的问题是
1.我们在 16 个时钟脉冲后观察到两到三个 EOC。 获得多个 EOC 是否正常?
2.我们为保持和转换提供时钟脉冲(保持后 20 个时钟脉冲)。 我们是否需要提供时钟以便在 EOC 后从寄存器读取数字数据?
谢谢
Rajaram A.
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
工具/软件:
您好、
我们 在工程中使用 ADS8365。 我们使用了全部 6 个输入通道并短接了全部 3 个保持信号、并在一个时钟周期内将其设为低电平以开始转换。
我们 通过提供每个通道地址(不是在 FIFO 模式或周期模式下)逐个读取通道。
我的问题是
1.我们在 16 个时钟脉冲后观察到两到三个 EOC。 获得多个 EOC 是否正常?
2.我们为保持和转换提供时钟脉冲(保持后 20 个时钟脉冲)。 我们是否需要提供时钟以便在 EOC 后从寄存器读取数字数据?
谢谢
Rajaram A.
您好、Tom、
我们从我们的 FPGA 提供 ADC 时钟。 我们在保持信号之后仅提供 30 个时钟脉冲 (1MHz)。
经过 16 个时钟周期后、我们将获得 EOC(两次或三次)。 然后、我们提供 CS 和 RD 以从寄存器中读取数据。
我附加了时序波形。 请检查。
您好、Tom、
我们确实改变了保持和 ADC 时钟。 现在、保持的上升沿捕捉时钟。 但行为仍不符合预期。
您能否证实
是否需要时钟来从寄存器读取数据?
当我们提供 CS 和 RD 时、我们将获得三个不同的数据。 这是正常的吗?
您能否确认 CS 和 RD 时序?
我已经附上了波形以供您参考。
e2e.ti.com/.../ADC-Wavefoms.zip
谢谢