This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8365:需要有关 EOC 的详细信息

Guru**** 2484615 points
Other Parts Discussed in Thread: ADS8365

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1549733/ads8365-need-details-about-eoc

器件型号:ADS8365


工具/软件:

您好、

我们 在工程中使用 ADS8365。 我们使用了全部 6 个输入通道并短接了全部 3 个保持信号、并在一个时钟周期内将其设为低电平以开始转换。

我们 通过提供每个通道地址(不是在 FIFO 模式或周期模式下)逐个读取通道。

我的问题是  

1.我们在 16 个时钟脉冲后观察到两到三个 EOC。 获得多个 EOC 是否正常?

2.我们为保持和转换提供时钟脉冲(保持后 20 个时钟脉冲)。 我们是否需要提供时钟以便在 EOC 后从寄存器读取数字数据?

谢谢

Rajaram A.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Rajaram:

    您能否提供控制信号的原理图和时序图?  ADS8365 的时钟输入应该是连续时钟、您如何在端提供时钟?  如果所有 HOLDx 引脚都连接在一起、则每个通道对只能看到一个 EOC。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tom、

      

    我们从我们的 FPGA 提供 ADC 时钟。 我们在保持信号之后仅提供 30 个时钟脉冲 (1MHz)。  

    经过 16 个时钟周期后、我们将获得 EOC(两次或三次)。 然后、我们提供 CS 和 RD 以从寄存器中读取数据。

    我附加了时序波形。 请检查。  

    e2e.ti.com/.../ADC-Waveforms.zip

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Rajaram,

    对我的初始回复稍作修改、每个通道对应该有一个 EOC。  您能否使 HOLDx 脉冲 1.5 时钟宽、以便它捕捉时钟的上升沿并查看您是否获得更一致的行为?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Tom、

    我们确实改变了保持和 ADC 时钟。 现在、保持的上升沿捕捉时钟。 但行为仍不符合预期。

    您能否证实

    是否需要时钟来从寄存器读取数据?

    当我们提供 CS 和 RD 时、我们将获得三个不同的数据。 这是正常的吗?

    您能否确认 CS 和 RD 时序?

    我已经附上了波形以供您参考。

     e2e.ti.com/.../ADC-Wavefoms.zip

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Rajaram,

    请查看数据表中的图 1、并与您的“读取和芯片选择“图进行比较。  /CS 为低电平时 RD 的上升沿应该向控制器选通有效数据。