请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12QJ1600EVM工具/软件：
您好：
我们有 ADC12QJ1600EVM、具有使用 TI JESD204 IP HDL 栈的 Zynq FPGA。 这些设置为 JMODE3（10 位分辨率）、FS=500Msps、F=5、K=32。 FPGA 设计仅使用一个 RX 通道。 似乎在某种程度上起作用、QPLL 被锁定、rx_lane_data_valid 为 1、因此 FPGA 接受数据。 我使用斜坡测试模式进行首次试验。 数据表指出、每个八位位组的斜坡从 0x00 运行到 0xFF。 但是、我看到它仅在 0x00 至 0x9F 之间运行。 这对于我的工作模式是正确还是错误的？
提前感谢您、
Michael
0x9D9E9F00 0x999A9B9C 0x5060708 0x1020304 0xD0E0F10 0x90A0B0C 0x15161718 0x11121314 0x1D1E1F20 0x191A1B1C 0x25262728 0x21222324 0x2D2E2F30 0x292A2B2C 0x35363738 0x31323334 0x3D3E3F40 0x393A3B3C 0x45464748 0x41424344 0x4D4E4F50 0x494A4B4C 0x55565758 0x51525354 0x5D5E5F60 0x595A5B5C 0x65666768 0x61626364 0x6D6E6F70 0x696A6B6C 0x75767778 0x71727374 0x7D7E7F80 0x797A7B7C 0x85868788 0x81828384 0x8D8E8F90 0x898A8B8C 0x95969798 0x91929394 0x9D9E9F00 0x999A9B9C
