请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TSW14J59EVMThread 中讨论的其他器件： ADC12DJ5200RFEVM
工具/软件：
您好：
我们的团队选择了 TSW14J59EVM 和 ADC12DJ5200RFEVM 来测试和演示概念验证 DSP 算法。
FPGA + ADC + HSDC Pro 软件组合已经完成了我们演示所需系统执行的 95%的操作。 我们只需将 DSP 算法插入 FPGA 信号链中的某个位置。
这样一来、我们是否能够获取 FPGA 构建的 HDL 工程/设计文件、该版本已预先刷写到 TSW14J59EVM？ 如果可能的话、我们希望避免对已经编写的内容重复大量的工作。
谢谢、
卡尔文