您好、David、
在快速入门页面输入 DAC38j84 所需的配置后、系统会自动为您配置 JESD CLK。 clkjesd_div 设置全部计算得出。
根据 JESD204B RX 逻辑块的 JESD204B 配置设置、需要相应地调整 JESD204B RX 逻辑块的参考时钟。 有关时钟分频器设置的详细信息、请参阅下表。
|
DAC3xJ8x JESD204B RX 逻辑时钟分频器设置 |
|||||
|
配置 37、位 15 至 13、 clkjesd_div |
|||||
|
进行内插 |
|||||
|
LMF 模式 |
1x 内部 |
2 倍插值 |
4 倍插值 |
8 倍插值 |
16 倍插值 |
|
841. |
2. |
4. |
8. |
16 |
32 |
|
442. |
1. |
2. |
4. |
8. |
16 |
|
244. |
不适用 |
1. |
2. |
4. |
8. |
|
148. |
不适用 |
不适用 |
1. |
2. |
4. |
|
821 |
4. |
8. |
16 |
32 |
不适用 |
|
421. |
2. |
4. |
8. |
16 |
32 |
|
222. |
1. |
2. |
4. |
8. |
16 |
|
124. |
不适用 |
不适用 |
2. |
4. |
8. |
好的、我理解、谢谢。
Quick Start 页面假设 DACCLK 不会被 PLL 转换为 freq (N 分频器除以 2、预分频器乘以 2)、如下所示。
鉴于频率较低的输入 DACCLK 和从 PLL 时钟得出的 SERDES REF、我认为需要重新计算本页上的所有内容。
但是、我需要重新计算*除 JESDCLK 分频器之外的所有内容。
感谢您清除此内容。
Dave
