This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE5832:当 ADC 模式从测试模式切换到正常模式时、LVDS 数据对齐状态会发生变化

Guru**** 2489685 points
Other Parts Discussed in Thread: AFE5832LP, AFE5832

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1555885/afe5832-lvds-data-alignment-state-changes-when-adc-mode-switchs-from-test-mode-to-normal-mode

部件号:AFE5832


工具/软件:

您好:

    现在、我使用 AFE5832LP 和 FPGA 来支持我的工作、但我遇到了 LVDS 解码问题。

首先,我设置 afe5832 在测试模式下进行眼图扫描,以便为每个通道获得最佳的延迟。然后我从测试模式切换到正常模式,但我发现数据对齐状态变差。

它看起来像 BITS 顺序变化。为什么会发生这种情况? 我应该如何解决这个问题?

谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我使用一个 AFE5832、当从测试模式切换到正常模式时、其中一个偶数通道会发生位反转。 为什么会发生这种情况? 如何解决此问题?