This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS8568:推荐的 MCU?

Guru**** 2502205 points
Other Parts Discussed in Thread: ADS8568, ADS9813

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1550446/ads8568-recommended-mcus

器件型号:ADS8568


工具/软件:

大家好、

我来自 STM32 生态系统,我的问题是,与 ads8568 的连接,我只能运行一个大约 45MHz 的单一数据线 SPI 和高端 H7 系列,我可以达到 100 MHz。

对于我的应用、我以菊花链方式运行三个 ADS8568、甚至运行 FPGA/CPLD、我仍然会受到 SPI 线路的限制。

此外、我想将数据存储在 SD 卡中、然后通过 LTE 模块将其推送到云端。

我假设要运行最大数据速率、只需连接一个 FPGA。

将 ADS8568 与 MCU 连接可以实现的最大采样速率是多少、推荐使用 SPI 通信方法吗?

提前感谢  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Pieter!  

    欢迎返回 TI 的 E2E 论坛!  

    为了便于我理解、您在菊花链中使用 3 个 ADS8568、是否正在寻找能够为 ADS8568 实现最大数据速率的 MCU?  

    目前您使用的是 STM32H7、其频率可以达到 100MHz、但找到 ADS8568 的 45MHz SCLK 最大限制?

    是否总共有 24 个单端同步采样 16 位 ADC 需要什么? 是否有任何前端要求? 是否 会对 ADS9813 等器件感兴趣?    

    通过 Put 目标实现的采样率和数据是多少?  

    ADS8568 在并行模式下使用时的最大采样率为 650ksps、在串行模式下为 480ksps。 支持菊花链功能的接口是串行接口。  

    我们拥有此 用户指南 、其中简要介绍了使用 TI 的 TMS320 DSP 时此器件系列的时序注意事项。

    对于 MCU 选择、SD 卡中的数据存储以及云/ITE 模块、我建议在一个 MCU/DSP 论坛中提问。  

    此致、  

    Yolanda

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好、Yolanda、

    谢谢你这么多的及时的回应和道歉,我认为我的前篇文章是有点滑稽.

    我当前使用的是 STM32、我不介意 45MHz SCLK。

    这更像是一个问题、说明如何以除使用 FPGA/CPLD 之外的最大数据速率运行此 ADC?

    我没有看到任何 可以利用 QSPI 接口(它没有或并行接口)的 MCU。

    我可以看到、TI 有一个 C2000 系列、它具有集成的 CLB、可能可用于配置定制外设并能够让 MCU 直接访问它、或者推荐使用具有并行接口的 TMS320 等 DSP。

    很遗憾、我无法访问您链接的用户指南。

    如果这更适合另一个论坛,我会把它移到那里。

    感谢您的帮助和再次为我们的隆隆声道歉。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Pieter、

    我只是想让她知道我想要做什么。 感谢您再次解释。  此外,我很抱歉,链接不起作用,我又添加了它:

    ADS8528、ADS8548 和 ADS8568 时序注意事项

    如果它再次无法正常工作、可以在 技术文档下的 ADS8568 产品页面中找到

    该应用手册重点介绍了一些实现超快吞吐量所需的关键时序。 归根结底  、控制器可以提供外部时钟、并且它与毫微秒范围内的 CONVST 同步。   

    该器件的一个关键时序是对齐转换时钟和 CONVST 信号、以确保器件需要 19 个时钟周期进行转换、而不是 20 个周期。  然后、具有尽可能小的延迟来开始读取输出数据。

    从文档来看  、似乎可以使用 cx000 系列来达到或接近最大吞吐量。 它们可能没有显式的 QSPI 功能、但可以通过一些额外的配置来配置 QSPI、如您所述。 我认为 这个 E2E 主题 没有涉及到与此功能相关的内容。

    此外、如果需要、Sitara MCU (AM243x、AM64x、AM273xx...) 具有 QSPI 和/或 OSPI 或一些 FSS。  

    我建议在 C2000 或 Sitara 论坛上提问以找到 MCU 解决方案。 很遗憾、我目前没有 MCU 解决方案、很抱歉。  

    此致、  

    Yolanda   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢 Yolanda、感谢您始终提供的详细和书面答复。

    我将查看 C2000 论坛、查看他们是否有任何其他 MCU 建议

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Yolanda Gonzalez ,

    对不起,我有一个快速的跟进问题,我没有想到,直到现在。

    由于 ads8568 的最大采样率为 400ksps、因此、我假设如果 I DAISY 连接 3、则采样率将降低到 400/3 =~133ksps。

    假设 ADS8568 SCLK 输入可以以 45MHz 的频率运行、那么是否可以使 3 个 ADC 以~400ksps 的速率以菊花链形式运行?

     ~SCLK 要求(16 位 x 24 通道 x 400 000 个样本)/ 4 条数据线= 1 μ s 38.4MHz(忽略转换时间等)。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Pieter、  

    无需道歉、这就是我们的目标!  

    仅从 1 个器件读取时、最大采样率为 400ksps、因此从 3 个器件读取时、采样速度将降低。  

    与数据表中的图 41 类似、对于菊花链中的 3 个器件、使用全部 4 个 SDO、菊花链中每个器件需要 32 个 SCLK 来获取所有 24 个通道数据、加上转换时间、让我们使用 1.7us、因为它是最大规格(如果轮询 BUSY 信号,这个值可能会减小一点)以及 las tFSC  

    这意味着 t_sample ~= t_conv +(32*SCLK*菊花链器件)+ tFSCV

    --> t_sample = 1.7us +(32*22.22ns*3)+ 40ns =~ 3.87us --> 258ksps

    此致、  

    Yolanda