This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS131M08:SPI 问题仍然存在(我们使用的是 Raspberry Pi 4 B 型)

Guru**** 2547510 points
Other Parts Discussed in Thread: ADS131M08

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1558547/ads131m08-spi-problems-persist-we-are-on-a-raspberry-pi-4-model-b

器件型号:ADS131M08


工具/软件:

以下内容:

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1528101/ads131m08-spi-reads-are-inconsistent/5879891#5879891

我们已经降低了 SCLK 的速度、但仍然存在问题。 如果您可以检查随附的萨莱会话转储、我想让您注意第一个 MOSI 通信以及其中表示的错误。 在+25µs 的某个地方。 你会发现在那里和奇数红色胆汁在 SCLK 信号,你也不会在 MISO 是一个比交通速度窄得多的胆汁。 似乎这可能是来自 CS 信号的串扰、还是我的眼睛在欺骗我? 逻辑分析仪声明“CLK 线路的初始 (IDLE) 状态与设置不匹配。“ 感谢您的任何智慧,你可以 share.e2e.ti.com/.../Session1.sal.zip

Clark

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    我已经通过屏幕截图放大了异常。 显然、逻辑分析仪并不喜欢:

    谢谢!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Clark、

    我检查了您的时间:

    1. 在计时的前 50ms 期间、您在 向 ADC 发送 SCLK 和/CS 时强制/SYNC/RESET 信号为低电平、并且 您还 向 ADC 发送了 16 个 SCLK、但默认字长为 24 位、 这些操作绝对是错误的。
    2. 从时序的 5.9ms 开始、您在一个帧中向 ADC 发送了 20 字节 SCLK、然后返回到 2 字节 (16 个 SCLK)、然后您作为一个帧在 20 字节和 2 字节之间重复该序列。
    3. 从 53.5ms 到 58.8ms、您强制将 /SYNC/RESET 信号 置于高电平、但/CS 上存在很多尖峰、这些尖峰肯定会扰乱 ADC 和主机控制器之间的通信。
    4. 在 58.8ms 时刻之后、您的时序回到 2 个字节 (16 个 SCLK)、您在 MISO 上收到 0x05FF 数据、这是来自 ADS131M08 ADC 的正确响应、这就是状态字。

    我在上一篇文章的链接中仔细查看了您的测试设置的照片、您使用的是如此多的蓝色导线和一块试验电路板、用于将 ADC EVM 板的数字 SPI 和控制信号连接到您的主机控制器板、所以我并不惊讶 您的/CS 信号上出现了尖峰。 我强烈建议您:

    • 设计一块电路板、将您的控制器和 ADC 器件组合到一个电路板上、或在 EVM 和您的控制器板之间使用短蓝色导线、而无需试验电路板。
    • 更正您的软件代码 并优化您的时序、我已经在您的上一篇文章中展示了我的时序、可以作为您的参考。

    BR、

    Dale

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢 Dale;

    在这一页上:

    设计一块电路板、将您的控制器和 ADC 器件组合到一个电路板上、或在不使用试验电路板的情况下在 EVM 和您的控制器板之间使用短蓝色导线。“

    我们已经交付了量产板、所有近期发布的文章都与量产板有关、而不是与 EVM 有关。 以下是三张生产板照片:

    连接逻辑分析仪后:

    我们将仔细研究您的计时建议。 CPU 是 Raspberry Pi 4、您可以在上面发布的第 1 个 pic 中看到结束。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Clark、

    感谢您的更新。  如果您有任何 其他问题、请告诉我。

    BR、

    Dale

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    神秘解决。 在释放 SYNC/RESET 线路之前、DRDY 引脚处于有效状态。 因此、在复位完成之前安装 ISR 会生成大量伪造流量、这些流量会掩盖应用中的寄存器。 课程:重置后安装 ISR 完成。 在每次复位和每次 SPI 通信之后移除并重新安装。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    嗨、Clark、

    感谢您的更新。  

    BR、

    Dale