This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS7865:IBIS 模型和时钟抖动

Guru**** 2507255 points
Other Parts Discussed in Thread: ADS7865

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1561288/ads7865-ibis-model-and-clock-jitter

部件号:ADS7865


工具/软件:

您好:

我的客户对 ADS7865 有一些问题。

1)
IBIS 模型是否可用? 如果没有、您是否有任何其他替代模型来仿真信号完整性?

2)
他们询问的是有关时钟输入规格的更多详细信息。
数据表中刚刚指出、输入时钟频率范围为 1~32MHz。
是否有任何其他必需的规格、例如抖动、高/低占空比、上升/下降时间?

3)
抖动、高/低占空比、上升/下降时间、时钟频率精度等参数是否会影响 ADC 性能?

此致、
Oba

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你好 Obata-San、

    1.我们没有适用于此器件的 IBIS 模型、也找不到适用于类似器件的模型。 我将继续寻找可能的建议。  

    2.通常建议时钟占空比的范围为 45%–55%。 如果转换过快(例如 0.5ns 边沿)并导致过冲/振铃、上升和下降时间通常只是一个问题。 一般做法是向慢速边沿添加小值端接。

    3.如需更完整的讨论,我建议您观看下面链接的视频。

    “时钟噪声如何影响精密 ADC 测量“

    此致、
    Joel