请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS9229工具/软件：
尊敬的 TI 团队：
我们遇到了令人不满意的串扰性能、因此想在这方面寻求建议。
我们认为、问题与 ADC 有关（而不是在信号链的早期阶段）、因为：
-我们测得的串扰小于–90dB -在整个频率范围内 — 直到 ADC 之前的最后一个测试点（见下图; TP 是大的方形垫）。 执行该测量的方法是切断最后一个测试点和 ADC 之间的布线。
-我们测量的串扰可能高达–60dB（约 1MHz ）,当 ADC 是正常接线。 在其他情况下保持不变。
我们希望 准确地遵循布局指南（请参阅下图；还有两个完整的 GND 平面）。 我们甚至分离了两个 5V 电源、猜它们是分别为两个内部驱动器供电（0805 铁氧体+电容器在下面也可以看到）。
-首先,我们可能已经达到了器件的真正限制（数据表仅规范 1kHz 时的串扰,这很容易实现）。
-如果没有,你会建议我们进一步的布局（如何）,或进一步电源去耦（如何）?
-任何其他建议?
我随时可以讨论此问题、并可以 在更机密的框架内提供有关我们设计的更多信息。
期待您的答复、
