[参考译文] DAC80508：DAC 通道输出不可用/不一致。

您好：  

在写入常量值与斜坡/正弦波时、您是否使用不同的代码？ 因为 DAC 的 SPI 写入就是 SPI 写入。 如果常数值写入有效、则问题可能与正弦曲线的实现方式有关。  

SDO 将回显最后一条写入命令、如果最后一条命令是读取命令、则返回请求的数据。 您实际组装到电路板上的器件型号是什么？ 我注意到您有一个 CLR 测试点。 包含字母 C 的器件型号具有 CLR 引脚而不是 SDO 引脚。 在这种情况下、引脚是清零输入、而不是 SDO 输出。  

您还能看一下 SPI 写入的模拟视图吗？ 了解这些跳跃是什么会很有用：

SPI 信号的逻辑电平是多少？  

您是否已向 DAC 发送任何其他配置设置？ 还是在下电上电后、只需写入 DAC 输出寄存器即可？  

此致、

凯蒂恩·琼斯

嗨、

我不会 更改任何配置设置,上电复位后直接写入 DAC 输出寄存器。 电路中没有 CLR 引脚。 从输出逻辑电平为 5V、所有其他逻辑电平均为 3.3、如何？   我使用的代码对于写入常量值和斜坡是相同的。  

您好 Lince、  

您将 VIO 连接到 VDD、其在原理图中为 5.5V。 因此、SDO 使用此逻辑电平并输出 5.5V。

如果 VIO 连接到 5.5V、则 3.3V 逻辑电平不够高。  

此致、

凯蒂恩·琼斯

您好、Katlynne  

现在我已经将 VDD 和 VIO 都连接到 3.3V 我的输出仍然是低电平,但现在 MISO 和 MOSI 提供了正确的输入和输出。如何解决这个问题,有任何初始化需要写入 DAC 输出寄存器。

尊敬的 Katlynne：

感谢您的帮助这个问题已根据您建议的初始化得到解决、但要清楚、您能否告诉我启用基准分压器和增加增益以获得所需输出电压的需求、以及为什么 VDD 为 5V 时不需要它。 如果您在数据表中指明提及这一点的器件、或者您可以共享与之相关的其他文档、将会很有帮助。

尊敬的 Katlynne：

我不小心点击了错误的“报告作为辱骂“在这篇文章. 这不是故意造成的、对此造成的不便、我深表歉意。 请忽略该报告。

您好 Lince、  

没问题

请忽略报告。

基准分压器的要求来自于我们内部基准缓冲器的余量要求（（VDD 和缓冲器输出之间的余量）。 如果您使用内部 2.5V 基准、则在 VDD = 5V 时满足缓冲器余量条件、而在 VDD = 3.3V 时不满足缓冲器余量条件。 以下是数据表中提到的位置：

此表与启用或禁用基准分频器的情况下特定 VDD 范围允许的基准输入相同。  

本节介绍基准缓冲器：

此致、

Katlynne