This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC8812:设计查询

Guru**** 2585275 points
Other Parts Discussed in Thread: DAC8812, ADS127L18

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1576744/dac8812-design-inquiry

器件型号:DAC8812
Thread 中讨论的其他器件: ADS127L18

工具/软件:

尊敬的团队:

下面附上了我的电路板时钟要求方框图。

来自时钟合成器的时钟需要作为输入时钟馈送到电路板中的所有 ADC、DAC 和 FPGA 以实现同步。

此外、从 FPGA、像输入信号一样的输入 SYNC IN/LDAC 会馈送到所有 ADC 和 DAC、以便 FPGA 可以控制和同步所有数据转换器的活动。

我需要 16 位 33MSPS SPI DAC(单通道或双通道)。 我们关注 SPI DAC、因为 SPI 的引脚输入较少。 但我没有找到任何 SPI 数据与 CLK IN 引脚.

然后、我搜索了 LVDS 和 CMOS DAC、就可以根据我的要求输入 CLK。 但 DAC8812 的这些 CMOS 输入信号为 16+16、32 引脚数据输入以及若干控制信号。 但电路板上需要 4-5 个 SOM、如果我使用 5 个 DAC、来自 DAC/FPGA 的总输入引脚必须至少为 32*5 个 160 数据输入引脚。 我无法从我的 FPGA 承受这么多的引脚。 因此、您能否根据我的要求提供一个 DAC、即输入引脚数量减少。 LVDS DAC 也可以满足我的要求、但我必须为 DAC 提供一个 P/N 输入信号、但我无法提供单个 DAC 的 16P/N 输入信号。

请为我的查询提供建议。

此致、

Abhishek

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Abhishek:

    借助 DAC8812、您是否可以对所有 5 个器件使用通用 SCLK、CS、5 条专用 SDI 线路、然后对所有 5 条器件使用单个共享 LDAC?

    谢谢、

    Paul

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Paul:

    我不能将 SCLK 用作通用时钟、因为需要为 ADC、DAC 和 FPGA 提供来自主时钟的相同时钟(如时钟合成器)。

    我正在使用 ADC IC ADS127L18、其中 IC 具有专用的 CLK IN 引脚、因此我可以为 IC 提供时钟输入。 DAC 的要求也是如此。 但我无法使用 LVDS 输入 DAC、因为我的 FPGA 中的可用输入引脚较少。

    请根据我的要求建议器件。

    此致、

    Abhishek

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    需要说明的是:DAC8812 不在某种主时钟上运行。  除了 SPI 输入寄存器外、该器件还没有闭环功能或状态机。  SPI 不需要任何精确或常规时钟。  如果尝试同步 DAC 更新、那么同步 LDAC 只至关重要。