请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC3564您好、
我目前正在处理的 ADC3564 使用这些工具。 很遗憾、我关于该器件的初始帖子似乎已从 TI 论坛中删除、我无法检索之前的任何讨论。 这让人非常沮丧、尤其是考虑到我们正在积极使用您的产品并依赖社区支持来提供开发援助。
现在、我将重新访问包含更新要求的配置、希望获得有关以下设置的指导：
- 接口： 2 线（同时使用 DA0 和 DA1）
- 分辨率： 16 位
- 采样率 (FS)： 125MSPS
- 抽取 (DCM)： x2（实时抽取）
- NCO： 已旁路/未使用
- 同步： 仅用于断电（不用于同步，因为仅使用一个 ADC 接口）
由于某些设计限制并基于 AMD 支持团队的建议、我们将从 1 线接口过渡到 2 线接口。 这一更改旨在简化通道速率并与 8 位串行化保持一致、因为我们当前的 SERDES IP 内核仅支持 8 位输出。 我们之前尝试通过输出连接进行 16 位串行化、但这种方法被认为不可靠、因此不推荐使用。
我有几个具体问题：
-
2 线模式配置： 有人能否提供使用上述参数启用 2 线模式的指导或寄存器配置示例？
-
时钟计算： 根据新设置、我计算了以下值：
- FCLK = Fs /(M× 2)= 125 /(2 × 2)= 31.25MHz
- DCLK = 31.25MHz× 8 = 250MHz
- 通道速率= (FS×R)/(L×M)=(125 × 16)/(2 × 2)= 500MSPS
有人能否确认这些计算是否正确？
-
位映射： 我们旨在简化 DA0 和 DA1 的位排序。 我随附了一个快照、显示了所需的位排列。 是否可以实现此配置？ 如果是、我相信是寄存器 0x39 至 0x60 手动编程。 但是、数据表中的图 8-35 和图 8-36 不太清楚。 如有任何帮助、我们将不胜感激。
-
时钟同步： 我们目前正在驾驶的车辆 DCLKIN 与 FPGA 和相连 采样时钟 外部振荡器的错误波形。 数据表提到、虽然这些时钟之间的相位关系无关紧要、但必须锁频。 有人能否确认这两个时钟是否必须具有相同的频率？ 此外、有关管理这些异步时钟以避免数据损坏（接收已拧紧的样本）的任何建议都会非常有帮助。
最后、我附上：
- 1 线模式的寄存器配置（请建议对 2 线配置进行必要的修改，所有其他参数保持不变）。
- 说明所需位重新排序（与查询#3 相关）的快照。（在快照中。 D0 是 DA0 通道中的第一个位、D7 是 DA0 通道中的最后一个位，但根据图形观察，它可能看起来相反）
期待您的支持和指导。
此致、
Sourav
