请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
部件号：ADS54J60主题中讨论的其他器件： LMK04828、
你（们）好
我正在对 ADC ADS54J60 的 FPGA 进行编程。 在其数据表中、ADS54J60 的 SYNCB 信号应更改为“高电平 — 低电平-高电平“。 Xilinx jesd204 IP 提供从低电平变为高电平的阶跃 SYNCB 信号。 在 SYNCB 的低电平状态期间、ADC 发送 K28.5 信号进行恢复。 我 很好奇、 ADS54J60 的阶跃 SYNCB 信号可以正常工作。
另一个问题是 ADS54J60EVM。 ADS54J60EVM 具有两个用于时钟信号的 ADC 和 LMK04828。 我的应用需要两个 ADS54J60EVM。 当我使用两个 ADS54J60EVM 时、如何同步两个 ADS54J60EVM 的系统参考时钟和 REFCLK？
提前感谢您
