This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE5809EVM:仿真 8 个 LVDS 通道的输出

Guru**** 2649655 points

Other Parts Discussed in Thread: AFE5809

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1578180/afe5809evm-simulate-the-output-of-the-8-lvds-channels

器件型号: AFE5809EVM
主题中讨论的其他器件: AFE5809

尊敬的专家:

我们需要仿真 8 个 LVDS 通道以及 FCLK 和 DCLK 的输出、以便构建并连接到 FPGA。   我们打算使用完整的 65MHz 采样率、从而强制在 Zynq UltraScale+器件中使用引脚内串行器/解串器

我们需要从 AFE5809 获得精确的数字输出 、并根据我们特定的器件设置进行设置。

此致、
Robert Payton

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Robert:

    我们没有可以分享的任何 LVDS 通道输出仿真模型。